おいお前らいい加減、無能なAMD房・Intel房・GKに振りまわされず、
エンコ時間がどうとかPIがどうとかPS3がどうとかじゃなく、
CPUコアのアーキテクチャについて語りましょう。

x86/RISC/CISC/スーパースカラ/VLIW/MIMD/SIMD
等について語ってもよし、
各SPUの汎用レジスタ128本のCell B.E.マンセー、
x86なワンチップスパコンのLarrabeeマンセー、
時代はGPGPUだ！、Sunは漢の浪漫！、龍芯(笑)、
昔々8086の時代は(以下略・・・等もよし。

さあ、不毛な争いを止めてCPUアーキテクチャについて語ろう！

前スレ
CPUアーキテクチャについて語れ 14
http://pc11.2ch.net/test/read.cgi/jisaku/1231064800/

【過去スレ】
Part 1　http://pc5.2ch.net/test/read.cgi/jisaku/1082357989/
Part 2　http://pc7.2ch.net/test/read.cgi/jisaku/1101041110/
Part 3　http://pc7.2ch.net/test/read.cgi/jisaku/1139046363/
Part 4　http://pc7.2ch.net/test/read.cgi/jisaku/1151732227/
Part 5　http://pc9.2ch.net/test/read.cgi/jisaku/1159238563/
Part 6　http://pc9.2ch.net/test/read.cgi/jisaku/1169393906/
Part 7 http://pc11.2ch.net/test/read.cgi/jisaku/1172923824/
Part 8 http://pc11.2ch.net/test/read.cgi/jisaku/1178140550/
part 9 http://pc11.2ch.net/test/read.cgi/jisaku/1186887760/
part10 http://pc11.2ch.net/test/read.cgi/jisaku/1202913839/
part11 http://pc11.2ch.net/test/read.cgi/jisaku/1214999146/
part12 http://pc11.2ch.net/test/read.cgi/jisaku/1219884494/
part13 http://pc11.2ch.net/test/read.cgi/jisaku/1223189876/
part14 http://pc11.2ch.net/test/read.cgi/jisaku/1231064800/

乙

風子すごいな　顔よりおっぱいがでかい女は見たことはあるが、胴体よりでかいおっぱいは見たことがない
ttp://mat.blogdns.com/up/img/mat_272.jpg
ttp://mat.blogdns.com/up/img/mat_273.jpg

　　グロ注意

何だよ、男じゃない

正直な話、自分自身で書くべきネタを持たない方がスレッドを立てる動機というものが不思議で
なりません。
さて、IBMのPOWER7の正体が徐々に明らかにされ始めました。
http://www.idris.fr/data/seminaires/2008-2009/SeminairesIDRIS-LuigiBrochard-Transparents-12Fev09.pdf
　- 45nmプロセスで登場、32nmプロセス版が後に続く (p.7)
　　既報通り、8コアで図示されています。
　- オンダイeDRAMを搭載 (p.7)
　　SOIを利用したFBC (Floating-Body Cell)と考えられます。
　　http://www.eetimes.com/news/latest/showArticle.jhtml?articleID=197005496
　- ホモジニアスコア構成となる (p.39)
　　従来"Accelerator"と呼ばれていた機能は、POWER6のDFPやVMXが事前にそう語られていたのと
　　同様に、実行ユニットとして実装される模様。その(少なくとも)一つがVSXであることは確定。

>>6
それならお前が立てろよ

>>1　乙

これが出てもTukwilaでItaniumがシェアを伸ばすんだろうな
#どうせコアあたりの性能は差が無いのにコアあたりの価格は2倍とか3倍なんだ
#Windows Server 2008も使えないしな

ttp://it.nikkei.co.jp/business/news/index.aspx?n=MMITac000027022009&landing=Next


――より有望な商品に集中し、分野によっては撤退して収益力を高めることも考えているか。


ストリンガー会長
　　　　　　　　　いい質問だ。確かに製品を選ぶべきだ。

　　　　　　　　　利益も上がらないのに製品だけを維持してきたものもある。
　　　　　　　　　~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
　　　　　　　　　そういったものから撤退するwwwwwwwwwwwwwwwことも含めて考えている。

>>7
ネタがあってスレッドが無ければ、今までもこれからもスレッドを立てますよ。

>>6
これの事かな？　Z-RAMとの違いが良く分からんが、似た様なもんか。

IEDM 2006 - SOIベースのCPUの内蔵キャッシュに混載DRAM、IBM発表
http://journal.mycom.co.jp/articles/2006/12/15/iedm1/

embedded eDRAMてSOIのヒストリ効果を利用した奴だっけか
Intelの研究しているやつはTri-Gate型のトランジスタが前提だとおも

ttp://techon.nikkeibp.co.jp/article/NEWS/20061214/125404/
この記事によると混載プロセスを開発すればプロセッサコア部にバルク基盤を利用できる
ttp://www.intel.co.jp/jp/intel/pr/press2006/060613.htm
Intelは既にPD-SOI, Bulk共にTri-Gate型トランジスタの開発を完了している
これはTechnology Pipelineで言うところのResearch and Pathfinding, Developmentの完了ということで
すぐにでもManufacturingに移行できるという意味


ZRAMは興味ないからよくわからんがIntel同様 少なくともeDRAM部はPD-SOI必須 という点でIBMと異なっていたはず

>>12
　　-----------------
　　embedded eDRAMてSOIのヒストリ効果を利用した奴だっけか
　　-----------------
"e"が被ってますが…というのはさておき、eDRAMは広義には標準インターフェースを持たない
DRAM、狭義にはロジックプロセスと混在して同じウェハの上で作れるDRAMを指します。

FBCはSOIの応用技術なのですが、微細化で遅れを取った分をメモリセルの密度で取り返す
ことができるIBMのSOIプロセス連合の聖杯となるかどうか…
当然AMDも同時期にFBC-eDRAM搭載製品を投入してくることが予想されます。

ウ　ゲ
ン　ハ
コ　か
ゲ　ら
ハ　押
厨　し
の　か
糞　け
ス　て
レ　来
　 　た

>>14
ようウンコ

つまり、PS3は大失敗で
PS4なんて(笑)ですね

>>6
POWER6+ってキャンセル？

安藤さんのところから

> ３．ARMが12,000ゲートのCortex M0を開発

ARM2が30000トランジスタなのでそれよりは大きいが
初期のSPARCや68000よりやや小さいといったところか

>>13
>FBCはSOIの応用技術なのですが、微細化で遅れを取った分をメモリセルの密度で取り返す
>ことができるIBMのSOIプロセス連合の聖杯となるかどうか…

MCMやダイスタックが主流になると思うな。

>>17
　　----------------
　　POWER6+ってキャンセル？
　　----------------
POWER7は>>6のプレゼンにもある通り2010年登場予定なので、POWER6+が出てくるとすれば
今年〜来年初頭でしょう。
しかしTukwilaの順調な遅延と、世界不況のためにキャンセルされても不思議は無いかも。

キャッシュの代わりに使うDRAMをダイスタックで積むと電気をよけいに食うイメージがあってちょっと嫌

SRAMの方が電気食いだけどな

Cortex-A9って4xの8000DMIPSクラスの製品作ると消費電力どのくらいになるんだろ？

1T-SRAM ってどうなんだろう？

１個のトランジスタと１個のキャパシタで１個のセルが構成されるSRAMインターフェースの付いたDRAMだと思います

>>24
　　-----------------
　　1T-SRAM ってどうなんだろう？
　　-----------------
Mosys社のeDRAMの商品名に過ぎません。

GameCubeのGPU、"Flipper"の時代はGPUロジックとオンダイ統合されていたようですが、
http://bak1.beareyes.com.cn/2/lib/200109/16/20010916002.htm
後継チップのWii用GPU、"Hollywood"では別ダイ化されているようです。
http://www.bunniestudios.com/blog/?m=200802

高速ロジックと混載できるような代物では無いようですね。

そういえばDRAMの書き込み・読み出し速度の上限って何で決まるん

小宇宙

addres線とdata線のcharge時間じゃね？

【Gartner予測】半導体市場、2009年は前年比24.1%減
2008年水準にまで回復するのは2013年以降
http://www.gartner.com/it/page.jsp?id=897012
日本法人に続き、親会社の米Spansionも
米連邦破産法第11章の適用申請、事実上倒産
http://journal.mycom.co.jp/news/2009/03/02/017/index.html
HPがSunを買収する日
http://www.itmedia.co.jp/enterprise/articles/0903/02/news022.html

SPARC64 VIIIfx Extensions
http://img.jp.fujitsu.com/downloads/jp/jhpc/sparc64viiifx-extensions.pdf

>>31
面白そうな資料、ありがとうございます。

>>18
これでH8級を駆逐できるか……?
自社コア持ってる有力メーカーが移行しない限り、ちょっと難しいだろうけど…

TheINQが投資家向けのイベントでNvidiaがx86プロセッサへの参入を発表したと伝えています。
http://www.theinquirer.net/inquirer/news/248/1051248/nvidia-announces-x86-chip
件のイベントは、これらしいのですが詳細は続報待ち。
http://phx.corporate-ir.net/phoenix.zhtml?p=irol-eventDetails&c=116466&eventID=2103014

牧野教授の新作が来てます。結構挑戦的な内容かと。
http://www.artcompsci.org/~makino/articles/future_sc/note069.html
　　--------------------
　　アーキテクチャ的な観点からも、 x86 プロセッサの現在の方向が限界にきている、というのは
　　実ははっきりしています。マイクロプロセッサの発展は別に何か新しい道を開拓しているわけで
　　はなくて、基本的に20-25年前のスーパーコンピューターの発展を後追いしています。25年前には
　　巨大なシステムだったものが1チップになる、というだけです。その意味では、 4-8 コアというのは
　　ちょうど80年代後半の Cray XMP/4 や YMP/8 の時期にあたっており、 Cray の場合はその次の
　　C/90 の16プロセッサで事実上製品としては終了しています。
　　--------------------

『…は終わった』とか、『…は限界』とか書くのは流行なんですかね？
http://pc.watch.impress.co.jp/docs/2009/0305/kaigai493.htm
　　-------------------
　　SCEがPS4の心臓部にLarrabeeも検討したことは、重要な転換を象徴している。それは、
　　ゲーム機がテクノロジドライバとして、CPUやGPU、メモリの発展を引っ張る時代が終わ
　　りつつあることだ。
　　-------------------
ちなみに後藤氏によると『Larrabee自体が、Intel版のCell B.E.だったからだ。』だそうで。
私の持論でもある訳ですが、団子さんがまた火病を起こしそうな気が…

NVIDIAはTFC(AMDのCPU専用工場)を救えるか
http://pc.watch.impress.co.jp/docs/2009/0305/hot600.htm
近日オープンしそうなINTEL工場の方が性能高くて生産能力高そうだけども

>>34のNvidia x86の続報です。bit-tech.netより。
http://www.bit-tech.net/news/hardware/2009/03/04/nvidia-reveals-plans-for-x86-cpu/1
　　-------------------
　　However, we were still surprised at Nvidia’s comments at the Morgan Stanley
　　Technology Conference in San Francisco yesterday, in which the company revealed
　　that it had plans to enter the x86 processor market in the next two to three years.
　　-------------------
組込市場向け統合チップに参入する模様。

後藤はLarrabee上でさもゲームのOSが動くとでも思ってそうで痛い。
ホストCPUは別に用意されるに決まってんじゃん。

麻布は相変わらずのトンデモ記事だな

こりゃライセンスで全面対決来るな

「□□が△△版の○○だった」こんなことは視点をどこに据えるかで、何とでも言える話。
わざわざジャーナリストと呼べない広報レベルな人の文言を引っ張ってくるのはどうかと思うが。

455 ：MACオタ [sage] ：2009/02/08(日) 21:36:28 ID:DgOAOAJ2
どうも団子さんの意見はベンダの都合(ついでに、そっち方面に操られている後藤記事やら
腐れルーマー)に引っ掛けられているような気がします。

805 ：MACオタ＞804 さん [sage] ：2009/02/28(土) 14:25:18 ID:YGD41iQJ
後藤氏に関しては、そもそも業界のツテと英語が出来るというのが唯一の取り得のような気が.…
結局その『ツテ』もジャーナリズムとはとても呼べない広報レベルに過ぎないということで。

ゲーム機が引っ張った時代なんかあったか？

でもさ、数値計算などのベンチの性能云々の枠の中で見れば
今後のPCは四半世紀前のスパコンの後追い以外の何ものでもない
新しさはそこに…何も…ない。進歩の完全に止まった世界。
いわゆるぺんぺん草も生えていない焼け野原よ。
四半世紀前のスパコンが一体どのような実のある成果を出したかを見ればわかる。
もはや歴史の中の過去の話だ。

>>42
　　----------------
　　わざわざジャーナリストと呼べない広報レベルな人の文言を引っ張ってくる
　　----------------
余談として紹介しただけで、自説の根拠として示している訳では無いのですが？

何だよ、男じゃないか

>>43
それなりに長いゲーム機の歴史で
　・PS2
　・PS3 & xbox360
の二つしか無いような気が。。。ISSCCで発表されるようなネタはPS2とPS3だけでした。

>>45
いや、余談としてすら書くほどのことでない、ということ。

四半世紀前ってダンゴはまだおねしょたんだろうな

あーわかった
x86は今回のAMDの失態でINTELの工場だけで生産される事になる もちろんAMDも
この一週間さんはそう言いたかったんだね

22nm&45cmとか一体どんな世界になるのか想像もできないもんなぁ

>>40
元麻布さんの記事、とっても面白かったんだけど、トンデモ記事なんでしょうか？
お話として凄く面白かったので。

ここまで書くには裏を取っているのではないかなとも思ったり・・・。

ところで、AMDが生産したCPU部にNvidiaのGPUをMCMした場合ってライセンス上どうなるんだろう

設計思想のことでよろし？

IBMに委託するのと同じように、TFCに生産を委託すれば誰でもx86互換CPU市場に
参入できるようになるんですか？

CPUコアベンダからの脱却 - 変貌するMIPS Technologiesの実像を探る
http://journal.mycom.co.jp/articles/2009/03/05/mips_technologies/

>>53
設計と、設計ではなく製造済みCPU部のウェハを部品として買ってNv製のGPU部とMCMにした場合の二つをお願いします。

>>48
　　----------------
　　余談としてすら書くほどのことでない
　　----------------
いろいろな意味で予測が的中しているのは誉めて欲しいですね(笑)
http://pc11.2ch.net/test/read.cgi/jisaku/1217915128/813-815
http://tripper.kousaku.in/20090305.html

>>57
それは後藤の予測か？何か的中してるか？
お前は何か予測してたか？

動機はこれ
http://pc11.2ch.net/test/read.cgi/jisaku/1217915128/815

「Intel版のCell」自体は否定してないよ。
実際似たようなもんだろ。


そうだね、オバマさんと麻生さん程度には似てるよ。目があって鼻があって口があるし。

31は、このびーなすね。
http://journal.mycom.co.jp/articles/2008/09/02/hotchips3/001.html
128GFLOPSか。ハードウェアバリアもあって、HPCとして手堅いってとこ？
あんま単精度は強くないのか？

大半のCPUのSIMD拡張は128bit SIMD積和算＝8SP/clk程度だから
クロック数×コア数が支配的でしょ

SPARCはクロック競争に取り残されてるので仕方ない。
8SP×2GHz×8コア＝128GFLOPS

>>6
お前を隔離するのが目的だよ

>>36
-アメリカ経済はすでに瀕死？Europe2020の警告-8
http://namidame.2ch.net/test/read.cgi/eco/1235177107/
【世界】世界大恐慌いらっしゃい祭【もうだめぽ】
http://namidame.2ch.net/test/read.cgi/eco/1224143021/
日本各地の景気状況を報告するスレ＠47
http://namidame.2ch.net/test/read.cgi/eco/1236150582/
アメリカ(グローバル)バブル経済崩壊スレ200/090307
http://namidame.2ch.net/test/read.cgi/eco/1236366713/

終りを迎えたのは経済だけでなく現代文(西洋)明自体だからねえ。
さらに言えばホモサピエンス・サピエンスという種自体の存亡も危機的なんですが

>>64
そういう返しが来るとは思いませんでしたが、悪い時に絶望的と煽り、良い時に楽観論を
垂れ流すヒト達って、常にいますよね。
論拠を検討せずに騙される方も何故かいなくならないという…

いかくせーなMACオワタは

麻生とオバマ程度の違いなんて言ったが全然違うわﾎﾞｹ
俺の見解は「Intel版GeForce/Tesla」です。
GPUにすらなれなかったCellと比べるのは先駆者Niagaraにも失礼

>>34のNvidia x86の件、件の投資家向けのイベントでの発言の翻訳が来てました。
http://journal.mycom.co.jp/news/2009/03/06/067/index.html
　　-----------------
　　Morgan Stanley Technology ConferenceにおいてNVIDIAシニアプレジデントのMichael
　　Hara氏が、2〜3年後にはTegraのようなSoC(システム・オン・チップ)がx86市場でも必要に
　　なるという予測を示した。
　　-----------------

http://www.geocities.jp/andosprocinfo/wadai09/20090307.htm
>ということで，nVIDIAがx86コアの開発を検討していることは確かなようですが，どの程度本気で，
>どの程度具体化しているのかは分かりません。

>単に，株価を上げるためだけの発表という見方もあります。


40nmのカウンターくらって、妬けになった
　　　　　　,,,
(　ﾟдﾟ)つ┃

GPU統合CPUに移行してオンボードGPU廃止はIntel・AMD・VIAの規定路線だからね。
出遅れたのはNVIDIAだけという罠

出遅れて、スタート出来ずそのまま朽ち果てるんですね

今はCore 2 Quad + G45みたいなCPU偏重の構成もできるけど
将来的にはクアッドコアならディスクリートGPUを買わざるを得なくなる。
NVIDIAなんかにとっては高利のGPUを売るチャンスなわけだが

IntelはおそらくここにLarrabeeを持ってくるんだろうね。
わかりやすい話、Viivテクノロジーの要件に加えることで家電PC市場を
抱き込む・・・とか

　　　　〃〃∩ 　_, ,_
　　　　　⊂⌒（　`Д´）　 ＜　わしはIntel CPUコアの数ミリ横に
　　　　　　 ｀ヽ_つ ⊂ノ　　　　 NVIDIA GPUコアが載ったプロセッサほしーんだよぉぉぉ
　　　　　　　　　　　　　ｼﾞﾀﾊﾞﾀ

Viiv(笑)
どうでもいいブランドだな

ある意味カニっていうかザリガニ

左右でハサミの大きさが違う蟹っていたよな
NECや不治痛の家電PCあたりが面白い使い方提案してくれたらいいんだけどね。
東芝は・・・ないな

仮にnVIDIAが本気だとして、x86コアの開発に必要なライセンスを何処から・どうやって手に入れるん？

Transmetaからもらえばいいんじゃね

むり

Transmetaって元MSの役員が作った特許ゴロの会社に権利関係売っ払ったんじゃなかったっけ？

こういうのを見ると、CPUコアにレギュレータを内蔵して、コア毎に電圧制御するのは
マダマダ無理って気分になるな。

まあMCMって方法も有るが。

スイッチングレギュレータとLDOレギュレータを収容したハイブリッドIC
http://www.ednjapan.com/content/l_news/2009/03/u0o686000001ud1a.html

http://www.ednjapan.com/content/l_news/2009/02/u0o686000001qyiz.html
2009年の半導体売上高は前年比で20％減、
調査会社3社が相次いで予測

こっちのほうが深刻だわ

いや、こっちが

リソグラフィ技術、20nm以降の解がみえない
http://www.sijapan.com/content/l_news/2009/02/lo86kc000000d6lt.html

ttp://www.ne.jp/asahi/comp/tarusan/main204.htm
死ぬ気で使えるようにするのか？諦めるのか？

とすると今後のCPU開発の方向性が見えてくるだろう。
コア数は自動車で言えば排気量みたいなもので、現状は通勤用の自家用車にF1マシンを売り込むような状況だ。
ちゃんとわかっているコアなユーザーならば「対応アプリを使わない限りデュアルコアで十分だ。」 と思っているハズであり、
実際アメリカのPC雑誌ライターはそのように書いているしね。
ちなみに、当サイトはシングルスレッド性能を落としてまでマルチスレッド性能を高める必要性はないという立場を取っており、
デュアルコアでも潜在能力を生かし切っていないと考えている。従って、多くのユーザーではSMTさえ装備していればコア数は１個で十分と考えている。

相変わらず中身がなくて電波の強い長文だなあ

マルチコア（笑）

むしろ死ぬ気で詫びろ

2005年10GHz 2010年20GHz
http://pc.watch.impress.co.jp/docs/article/20010117/kaigai01.htm
2009年100コア
http://pc.watch.impress.co.jp/docs/2004/1130/kaigai136.htm

intel,後藤（笑）

また品の無い奴がきたな。
よりによってたるさんかよｗ

都合の悪いことは、貶せばいい
マルチコアはベンチまわせばいい
何に使うか知らんけど

このときはまだミニコア＆メニーコア用のKeiferやKevetなんかのプロジェクトが生きてたんだろうね。
今はBonnellとメニーコア向けだとLarrabeeしか生き残ってないようだけど。

> ここで問題になるのは、GPGPUはある意味で究極のメニーコアとも言えるが、
> ソフトウエア開発者から見た場合はメニーコアであることをあまり意識しないで
> 済むように工夫されているという点だろう。それに対して、おそらく現状の
> Larrabeeはアプリケーションレベルで見てもメニーコアであることを直接に
> 意識しなければならない構造であると思われる。

オッサンｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗ

で、何が都合悪いん？

ひどい毒電波だな
CUDAやOpenCLのthread, block, gridって一体何だと思ってるんだ
ああそうか、こいつプログラミング知らないんだっけ？

IntelもCPUとLarrabee共通のSPMDの言語処理系・フレームワーク用意するよ。
しかもC++より高級な言語。

>>92
他のGPUでできることはもちろんLarrabeeでも同じくできるだろうけど、
でも共有キャッシュを活用するようなx86プログラミングをする場合は
そのオッサンの言うとおりじゃねーの？

何もわかってねぇ

>>95
CUDAにはshared memoryっていうLarrabeeのL1キャッシュよりも小さいスクラッチパッドメモリがある
あとはレジスタファイルが大規模だが、ワープ数を増やすと実質1スレッドあたり16本程度しか使えない。
これに当て込むのは、たかだか同時に4スレッドが動く程度でしかないLarrabeeで
1コアあたり256KBのキャッシュに当て込むより、圧倒的に難しい。

Larrabeeが普通のマルチコアの延長でプログラミングできるのは【利点】だよ。
フルセットのC/C++を使ったプログラミング手法と、ランタイムを使ったSPMDプログラミングの両方ができる。
むしろ実績の無い変態フレームワークでしかプログラミングし得ないのがGPU。

C/C++のライブラリ資産なめんな。

>>96
> Larrabeeが普通のマルチコアの延長でプログラミングできるのは【利点】だよ。
> フルセットのC/C++を使ったプログラミング手法と、ランタイムを使ったSPMDプログラミングの両方ができる。
> むしろ実績の無い変態フレームワークでしかプログラミングし得ないのがGPU。
>
> C/C++のライブラリ資産なめんな。

だからオッサンのいうとおりじゃんw

SPMDでなんでもかたづくわけじゃないしない。
Larrabeeでソフトウェアパイプライン組んでストリーミングプロセッシングする場合どうするよ？
コア数意識せずにできるとは思えないね。

> ここで問題になるのは、GPGPUはある意味で究極のメニーコアとも言えるが、
> ソフトウエア開発者から見た場合はメニーコアであることをあまり意識しないで
> 済むように工夫されているという点だろう。それに対して、おそらく現状の
> Larrabeeはアプリケーションレベルで見てもメニーコアであることを直接に
> 意識しなければならない構造であると思われる。

GPUであることを意識しないとプログラミングできないのがCUDAやBrook+なんだが。
だから流行ってない。

>>99
っTBB

>>98だた

>>98
> SPMDでなんでもかたづくわけじゃないしない。
> Larrabeeでソフトウェアパイプライン組んでストリーミングプロセッシングする場合どうするよ？
> コア数意識せずにできるとは思えないね。

馬鹿ですか？

GPUがコア数意識せずにすむとも？

1ワープ32threadってなんだと思ってるんだ？
シェーダコア1個あたりのSIMDユニットが8Wayで4クロックかけて4回の演算を実行するから32なんだよ。
あとはシェーダコア数に対応したblock, grid個数を指定してやって

端数は旨く処理できないからCPUでやる、だぞ。
スカラ処理もろくにこなせないからな。

コアの構造を意識しないとプログラミングできないのはGPUのほうだよ

確かにTBBはパイプラインが”書ける”けどね。
実行時に効率よくパイプラインで流れないと意味がないわけで。

>>102
いつもの団子の悪い癖だな。
既存のGPUと比較して言ってるわけじゃない。

>>103
CUDAがどんだけ効率（笑）犠牲になってるか知らないようだな

たるさんがだんだん鋭くなっていく過程が好きなので団子はこの事をきちんとメールして徹底的に論破するように

>>104
まさかCell（笑）の猿真似か？ｗｗ
リングバスだからってバケツリレー方式云々って言ってるんだろ
馬鹿の思いつきそうなことだ。

あんな手法とっくに終わってるだろ（笑）
共有キャッシュだぜ？
たとえば16コアあったら「全体で4MB」として使えるんだからさ。

DirectXやOpenGLのAPI越しに動かす従来の方法ならなおさら気にする必要は無い。
各コアごとに細かいタイルに分割してレンダリングする。

今度はたるさんと対決か
楽しみ楽しみ

だからさー
Larrabeeで既存のGPGPU以上のことをやる場合に
コア数意識せずにできるの？
ってことを話たいんだけど。
なぜCUDAやCellと比較してると思うんだこの子は。

>>109
はぁ？
OpenCLはCUDAの言語仕様ほぼまるまるコピーですが
別の何か画期的な実装がでてくるとでも？


少なくともCtは意識する必要ないな。

TVECはコア数・SIMDの並列数に応じてかえる
並列度が小さいアーキテクチャなら並列度を下げてループの回数を多くする。


CUDAやOpenCLにおけるkernel関数のthread block, gridは固定だが
CtのTVECは可変だ。STLのvectorが可変であるようにな。

まさか「CUDA」を知らないの？
NVIDIAのGPGPU環境だよ。

噛み合わないのわかったから団子はもういいよ。
ところでLarrabeeのOSってどうもUNIXベースっぽいな。
となるとBSDあたりだろうか。
スケジューラにどう手を加えるかが気になる。

俺もたるさん級の馬鹿を相手にする気は無いわ

CtはThreading Building Blocksのような並列化機能をライブラリとしてでなく言語機能に組み込み、
より柔軟で高度な機能を提供するものだ。
TVECコンテナによって表現された可変長配列に対する演算はJITコンパイラによって各CPUにあわせて
動的にSIMD化・マルチスレッド化される。
このへんの機構はx86を知り尽くしたIntelのコンパイラ技術がもたらすものになる。
たぶんマルチコア周りの言語としては最もマシなものになるだろう。

ていうかOpenCLの言語仕様ががくそすぎる。
むしろ、GPUの構造が汎用プロセッサとしてクソなんだけどね。
block, gridって要するにテクスチャのデータ構造に合わせたものであって
汎用演算にマッチしたものではない。

>>109
自分で答えとるやん (>>103
性能出るかどうかは別の話しだし、そういう意味ではCUDAなんか悲惨の一言じゃんｗ

俺が解説するよりこのへんでも見たらいい
http://www.ddj.com/architect/212700261

樽酸が目を節穴にしてる間にここまで進んでるんだよね。
動的言語でネイティブC/C++に対する80パーセントの効率ってかなり凄い部類だと思うが。


それよりかなり前に大原雄介の日本語解説がある。
http://journal.mycom.co.jp/articles/2007/10/18/idf/005.html
http://journal.mycom.co.jp/articles/2007/10/18/idf/006.html

細かいところの言語仕様は変わってるが大体やることは同じ。

＞共有キャッシュだぜ？
＞たとえば16コアあったら「全体で4MB」として使えるんだからさ。

他ノードのL2にあるデータをリング経由で読み書きするときのレイ
テンシは無視か？GPUはコア数を意識せずに済むってのと同レベル
だな。

＞C/C++のライブラリ資産なめんな。

へぇ、十数個のプロセッサを持つ共有メモリアーキテクチャの上で
まともに動くC/C++ライブラリって何？フレームワークってどこ？

ナチ党が共産主義を攻撃したとき、私は自分が多少不安だったが、共産主義者でなかったから何もしなかった。
ついでナチ党は社会主義者を攻撃した。私は前よりも不安だったが、社会主義者ではなかったから何もしなかった。
ついで学校が、新聞が、ユダヤ人等々が攻撃された。私はずっと不安だったが、まだ何もしなかった。
ナチ党はついに教会を攻撃した。私は牧師だったから行動した―しかし、それは遅すぎた。

>>116
離れるとレイテンシは大きくなるがメインメモリほどではないね
1リングあたり16コアとしてワーストケースでも8コア先だろ。
全部のコアが同じタイミングでに他のコアのデータを要求するようなことが無い限りは
気にならないんじゃないの？

512ビット×双方向と帯域は広いからね。
片側あたり1サイクルのスループットで1キャッシュラインかつVPUの1ベクトルを転送出来る帯域。

>>116
Boostは基本スレッドセーフだぜ。

MPLなんかハイパフォーマンスアプリケーション書く人は良く使う。
知る限りでは360の開発なんかでも使われてる。

>>118
「じゃないの？」レベルかよw

>>119
なるほど。で、それは十数個のプロセッサを持つシステムで使い物になるのか？
まさかx箱で動いたからLarabeeでもなんてナイーブな事言わないよな？

1シェーダコアあたり16KBのシェアードメモリをより大きいデータセットで複数スレッドで嘗め回すCUDAよりはマシじゃね？
それはずしたらGDDR*だからね。

少なくとも256KBは10cycleでアクセスできて4MBはVRAMにとりにいく必要が無い時点で遙かに条件はいいでしょ。
1スレッドあたりのキャッシュサイズや性能が必要ならCoreファミリ使えって方針だろうし
過度の汎用性も必要ない。

PCゲームは縮小市場だから、GPGPUとして汎用性を求めていかないと市場を維持できない。
どっちみちニッチ市場の取り合いだ。
Larrabeeとガチ勝負する前にNVIDIA死ぬんじゃないかという気がしてきたぜ。
AMDもヤバイし。
ほっといても死ぬような市場にIntelが参入する意味？

パラノイアだからさ。

魔法の可変TVEC（笑）

＞まさかx箱で動いたからLarabeeでもなんてナイーブな事言わないよな？

3コア6スレッドでは動くけど128スレッドでは動かないなんてのはスレッドセーフとは言わないです。
Boostの場合はインスタンスごとにワークメモリを確保するから、あとはスレッドごとにインスタンスを作れば
特別ロックの機構は必要ないよ（あるいは自分で共有の仕組みを用意する）。

つーか、Boostに取り込まれるライブラリ自体、スレッドセーフを要件としてるので
スレッドセーフでないライブラリはそもそもBoostの正式版としてに採用されないです。

まぁつきつめていくとCellみたいに指揮官一人と兵隊多数みたいな
形になっていくんだろうけど、この形式の欠点はプログラミングが
やたら面倒くさいことだな。

PCソフトの開発形態がものすごく進歩しない限りヘテロジニアスの
コアはPCには向かないだろうね。さらにCellの場合はゲームという
単一タスクを１つのCPUで処理するという限定された用途であるが
ゆえにああいうコアが許容できたという事情もある。汎用性が要求
される用途はヘテロジニアスよりマルチコアのほうが効率がいい。

インテルがやろうとして互換性で大コケしたEPICアーキテクチャも
並列度がコンパイル時に確定してしまうから、コンパイラが高性能
じゃないと性能が出ない。でも同じ高性能なコンパイラならx86でも
いいじゃん、ってな話になる。

x86＋高性能コンパイラの性能はEPIC＋高性能コンパイラに近い
性能（同クロック比でね）と需要先が多いことによる大幅なコストの
低化っていう大きなアドバンテージがある。

並列度もクロックも天井にさしかかった以上、コアを増やしていく
ぐらいしか手がないのが現状じゃねーかな。

>>122
魔法もクソも無いよ。
汎用性があって柔軟なCPUアーキテクチャ前提の言語処理系だからエレガントなだけ。
行列演算の得意なFORTRANや、関数型言語できてたことを今更C系言語でやろうとしてるだけだったり。


Cellという一つの失敗作を見て得た教訓とは、ハードウェアのクソさ加減をソフトでどうにかするのは無理ということ。
CtをGPUでサポートすることも多分難しいと思うよ。汎用性がなさすぎるしｗ

>>35

CPUなんかにバグなんてあるわけないだろ
プログラムが仕込まれているわけでもあるまいし

どのみちPC向けのCore MAが16コアに到達する前にムーアの法則のほうが終わりそうだけどな
Windows Server 2008R2は256CPUとかサポートしてますけどね。

今の予測だと 45nm→32nm→22nmだっけ。
22nmなんてゲート絶縁膜の厚みがなくなるんじゃないか？ｗ

>Cellの場合はゲームという単一タスクを１つのCPUで処理するという限定された用途

まるでPS3にしか使われてないような言い方だな。単一タスクが何を指してるのかも意味不明だし。
そのPS3にしてもゲームだけでも（メインタスク・ムービー再生・音声デコード＆合成・通信処理）等
多岐に渡る処理の殆どをSPUで処理している。

更に今度のバージョンアップではゲームと同時にブラウザを開いたりインゲームXMBの多機能化を予定。
勿論SPUで処理する。

汎用汎用と言うがマルチメディア用途以外で演算リソースをどれだけ使用してるんだ、と。

リアルGKktkr

そのSPUのプログラムを用途別にプログラミングしなきゃならんのが
非現実的って話をしてたんだがなｗ

この度のHack the Cell参加者は東大・京大出が結構参加してたが、
口をそろえて「仕事では使いたくねー」みたいなコメント聞けたよ。
多分君らよりよっぽどテクニック持ってる人らだよ。
優勝・準優勝が視野に入るクラスの。

larrabee(失敗)

現実を知らないから夢を見れる

てか、すでに１世代目は失敗作って烙印がついてるジャン

larrabbeはGPUじゃないって？

じゃぁ、何もかもが中途半端でイラナイ子

コテハンの人はもうちょっと物腰やわらかくなれば、敵が減るのに。
読んでるとどきどきしてしまう

そういえばもうじき結果が出るのかあのコンテスト
参加者の交流があったんだ
このスレで団子のレスでしか雰囲気を知らなかったから分からんかった

>>121
「じゃね？」「でしょ」「だろ」とか希望的憶測はもう結構だよ。

>>123
そんなとりあえず止まらずに動きますレベルで「なめんな」とか大見得
切られても困るんですが。多数プロセッサでまともなアプリケーション
書いて性能出たって実績は？

>>133
「使いたくねー」しか、おたくの頭じゃ理解できませんでしたって
事はよく分かった。

そもそも、トリップ何たらはCUDA環境を提供されて効果は出てるのかい？
CAL版より速いのかい？
http://sourceforge.jp/projects/naniya/

AMD版Larrabeeまだ〜？

>>139
いつものあの馴れ合いだよ。
頭文字が「へ」で始まる人のサイトみてみ？（あるいは「光」か）

>>140
うっざ（笑）
とりあえずお前がBoostも知らないヘタレだってことが解ったよ。

○研の某研究者さんがOpteronクラスタ（今はXeonも入ってるが）向けの解析プログラムで
Boost使い出したな。てか俺が薦めたんだけどね。
っていうか、俺がBoostｲｲﾖｲｲﾖｰって言った次の日には「Boostの解説本買ってきた」って
レスしてくれたよ。

C++0x/TR1もBoostの一部を取り入れている。
BoostがC++の次世代標準を先取りしてるって要するにそういうことだ。

逆に言ってやろうか？
Boostの正式版に選定されたライブラリがまともに使えない処理系はC++準拠度が低いってことになるんだ。
あるいはプロセッサがマルチコアとして【タコ】だよ。欠陥品だよ。ゴミだよ。
ちなみにどっかのゲーム機のオナCPUのなんちゃってC/C++はSTLすらまともに対応して無いようだけどｗｗｗ

Microsoftが威信をかけて自社の研究員を出向させてるくらいのプロジェクトだ。
ただでさえ、高度にネストされたクラステンプレートの塊だから、
Boostがコンパイルできるかどうかってのは、C++コンパイラの品質の指標にもなるんだよ。
（ただBoost側でenumハックしたりして準拠度の低さを回避してる部分も結構有るけどね）

機嫌よさそうだから聞いてみるが、
フォワーディングネットワーク＝オペランドバイパスって何？

Future Fileは何をキャッシュしてるのかな？

メールでいくらでも相手してあげるから話題は脱線させないで欲しいね
（メールを送ってくる勇気が有ればの話だが）

ここで始まった話題なのでここで完結させよう
逃げちゃだめだ

え？タイマンはるのが無理なんですか？

名無しは自演援護し放題だからねｗｗｗ

俺の目的は
・団子が自分で書いた間違いをこの場で訂正すること
あるいは
・団子の言うことは信用ならないということを思い起こさせること
だからね

NGIDに入れたよ。
あとはメールでよろしく

昼はあんなに調子良かったのに、都合が悪くなるとやっぱり逃げるんだな

こないだはNGIDに入れたといいつつ、その後も相手してくれたしね

だいたい
>　名無しは自演援護し放題だからねｗｗｗ
自演し放題ならNG指定しても意味ないだろ

151 名前：あぼ〜ん[NGID:cjj55jjD] 投稿日：あぼ〜ん

統合グラフィック プロセッサ市場は2012年までに消滅との予測
http://japan.internet.com/webtech/20090310/12.html

> JPR によれば、IGP は2008年における GPU 出荷総数の67％を占めていたという。
> だが2011年には全体の20％に縮小し、2013年までには1％以下になると見込まれている。

具体的には、GMAは32nm以降の「〜dale」に統合、Radeon ExpressはFusionに統合することで
市場を維持するわけですが、NVIDIAなんかはオンボードGeForceの市場そのものが消滅する。
こういうことですね

http://www.fudzilla.com/index.php?option=com_content&task=view&id=12540&Itemid=1
環境提供されてるやつは、強制参加しろ

なにやらメールで案内来たよ

インテル(R) Parallel Studio
http://www.xlsoft.com/jp/products/intel/parallel/index.html?0311

ついに正式リリース

Blue Gene向けCPU (PPC440 + eDRAM + ネットワーク機能)ベースの商用プロセッサが
出てきたようです。
http://www.itexaminer.com/cpu-tech-develops-secure-military-processor.aspx
　　-------------------
　　The Acalis CPU872 comprises two complete PowerPC 440 subsystems, each including
　　a 4MB on-chip eDRAM to maximise security. The processors communicate securely
　　with each other as well as directly with other CPU872 components via a high performance,
　　low latency system.
　　-------------------
それなりに売れてるPowerPCですが、PPEに関しては相変わらずゲーム機に採用後、組込向けコア
として売れたという話を聞きません。

PPEと言えば、SCEIの求人資料がなかなか可哀想なことになっています。
http://www.scei.co.jp/saiyo/PS_Beyond.pdf
　　-------------------
　　IBMの技術者のリーダーは笑顔を見せながらこう言った。
　　「よくわかっています。このプロセッサは、今後のコンピュータ業界を牽引していく凄い可能性を
　　秘めています。IBMとしては、さまざまなコンピュータに搭載したいと思っています」
　　IBM側の主張は、BtoB (Business to Business)と言われる企業向けコンピュータシステムを
　　想定したものである。…
　　--------------------
実はCELL技術を売った先はゲーム業界の競合相手だったMSだったという(笑)

Rock搭載製品のリリース時期に関して、SUNが語り始めたようです。
http://www.pcworld.com/article/160951/suns_rock_processor_on_track_for_this_year_exec_says.html
　　----------------
　　"The processor is in various stages of debug. We're getting close [to release]," said John
　　Fowler, executive vice president of systems at Sun, in an interview.
　　Fowler didn't provide an exact ship date but said the chip will be in servers by the Fall,
　　suggesting a September to November timeframe. Rock was originally due for release in
　　2008, but Sun revealed last year that it had delayed the release until the second half of 2009.
　　----------------

Nvidiaのx86参入に関しての種々の推測をComputerworld誌より。
http://www.computerworld.com/action/article.do?command=viewArticleBasic&articleId=9129353
　・Centaur買収
　　-------------------
　　Brookwood suggests that Nvidia buy Centaur, the semi-autonomous U.S. division of
　　Via that designs its C7 mobile processor.
　　-------------------
　・GlobalFoundryのライセンス利用
　　-------------------
　　Enderle favors Nvidia approaching GlobalFoundries Inc., the now-independent chip
　　fabrication division of AMD, to see if it is willing to manufacture for Nvidia CPUs
　　based on AMD or Intel technology.
　　-------------------

ニュースとは言えない様な気がするのですが、Power ISA 2.06に関する今日付の記事が
EETImesに。
http://www.eetimes.com/news/semi/showArticle.jhtml?articleID=215801498
組込向けに仮想化とマルチスレッディング機能を拡張したという話題が中心で、VSXに関しては
触れている程度。
　　---------------------
　　For server applications, the new ISA introduces support for double-precision
　　floating-point vector operations. It also consolidates the existing vector and
　　floating-point scalar registers into a unified 64-entry register file.
　　The enhancements improve the utilization of the processor pipeline in double-
　　precision floating-point processing.
　　---------------------

iPod shuffleのデザインは最悪だな。
あの耳に刺す純正イヤホンしか使わせないらしいぜｗｗｗ

流石クソ林檎農家だぜｗｗｗ

iPodもiPhoneも興味がない俺に隙はなかった。

nvのx86参入は到底無理

耳かけ型派です。
耳の穴に刺すタイプは痛くなるので嫌いです。

イヤーフックは耳たぶが痛くなるから嫌い
ヘッドホンが一番・・・ダサい

いずれにしろ難聴決定

メガネの人は耳かけ2重は辛いかもね

メガネかコンタクトかって言われたら裸眼です。

プログラムお宅で裸眼だなんt許せんな

乱視がなければ極度の近眼でも大丈夫だよ

【レポート】富士通、次期スパコン向けHPC-ACEアーキテクチャを公表
http://journal.mycom.co.jp/articles/2009/03/12/sparc_viii_fx/index.html

ttp://www.windowsfordevices.com/news/NS7141374973.html?kc=rss
$100 PC uses Via's first ARM SoC
Prizm WM8510

MITのネグロポンテ教授がOLPCがらみでMicrosoftとWindows 7 for ARMを売り込んでいる
ようです。
http://www.pcworld.com/article/161112/olpc_set_to_dump_x86_for_arm_chips_in_xo2.html
　　--------------------
　　"Like many, we are urging Microsoft to make Windows -- not Windows Mobile --
　　available on the Arm. This is a complex question for them," Negroponte said.
　　--------------------

上の書きこみ、
　　Microsoft『に』Windows 7 for ARMをうりこんでいる
じゃないと意味が通じませんね。

>>173
いいねえいいねえ、どんどんやれい

ARM向けWindows7ねぇ…

アプリケーション用途のARMなSoCと言っても、
EJ無しのARM9系、EJ付きの926EJ、Eより強力Fな1136JFとあるからなあ…
Cortex-Aもあるけど…

色々選べるのが良いところだけど、アプリケーション用途なら1136JF以上前提になって欲しい今日この頃…

Windows CEと何が違うの？

>>177
CEブランドも今回のバージョンはWindows7に統一するって話だったと思

CE Me NTがついに統合か。
なんかすぐ固まりそうだな

WinCEとかWin Mobileでない・・・だと

NK焼いてデバイス立ち上げたらAeroバキバキなデスクトップ画面が・・・

ってアホか

x86でないWindowsなんて要らねぇなぁ。
ソフト資産が.Netぐらいしか無いとか・・

ﾈｯﾄのユースばかりに目をトラレ
始皇帝氏のスレはここですな

Windowsってことで購入して互換性の低さにブチ切れるユーザーの姿が目に浮かぶぜｗ

それなんてVista

Vistaの比じゃないだろうとマジレスしてみる

同じWin32 APIでもCEとNTじゃ違うところが多かった気がするんだが
単純にブランド名だけの統合なのかね？

１００ドルPCなんてブラウザさえきちんと動くもの用意できれば互換性は問題にならんよ

「貧乏人は麦を食え」と言われて誰が納得するのか？

俺は毎朝パンだけどな

今は貧乏人も金持ちも麦食ってる方が多そう

たしかに金持ちの方が健康に気を使って雑穀食ってそうだな

ソニー“迷走”　ストリンガー体制でハードからまたソフト？
http://sankei.jp.msn.com/economy/business/090314/biz0903142000006-n1.htm

中鉢がいつまでも古いソニー維持しようとしてたからでしょ
技術者甘やかし、ハード単位でしか判断できないので、
垣根を取っ払うことが出来なかった
少なくとも今回の編成は中鉢が口出せる内は実現できなかっただろう

客が欲するのはハードではなくコンテンツだからね。
このスレ住人相手の商売なんてニッチ中のニッチ
中鉢にはそれが理解できなかった。

とはいえコンテンツバブルは既に弾けちゃってる訳で

製造業で開発やっているものだが、
ハードではなくコンテンツってそんなことありません。
製造業には製造業の、ソフトサービスにはサービスのそれぞれのポジションがある。
例えばIntelが時代はコンテンツだから、CPUやめてソフトやるかなんて電波な路線はとらないでしょ。
記事には書かれているとおり、製造業のもっているノウハウとか人材っていうのは
一度手放したら取り戻そうと思っても同じものは二度と取り戻せないものです。
今回のSonyの判断は長い目で見れば失敗。
ストリンガーは目先のことしか考えてない自分本位の経営をしていると思いますが。

ストリンガーというのは製造業がわかっていないというかな。
景気に左右されやすいのだが、今物が売れないのはどこも一緒で耐えるしかない。
耐えるべき時期は目先のことにとらわれずに
景気が回復するまで徹底的にじっと耐えぬく辛抱強さが次につながるのだが。
目先のことにとらわれて間違えた判断をしたら、次の時代のサイクルで一瞬で
蒸発してしまう、記者の書いていることはなかなか正しいと思います。

とりあえずID:im6p3EYkが経営者や役員になれないことはわかった

それは10年後のSonyをみてから判断してほしいものだわ。

インテルもコンテンツ（知的財産権）で食ってますが。
ソニーもCellで食おうとしたが失敗した。
AV機器なんて無限に安くなるデジタル汎用品で作れるんだから
ハードで食えないのは当然なんだよ

Intelはソフトに3000人体制だけどね。
へたなソフト専業よりソフト屋やってる。

最近のVTuneってIntelプロセッサ向けのネイティブコードだけじゃなくて
スクリプト言語とかVB.NET何かもプロファイリングできるんだぜ

わりの合わない高い場代を払って率の低いギャンブルする
・・・ことから降りる選択支だって戦略の1つだわな

Intelは全然製造業。Intelはソフト中心の会社ではなくて、
自社CPUを売るためにソフトインフラやっている。
ここはCPUアーキテクチャスレなのだがソフト志向の人が多いのかな。
特許合戦なんてどこの業界のどこの会社でもあたりまえにやってるし、
特にIntelが知財でくっているメーカーなんてこともない。
ユーザが望むのがコンテンツであっても、CellやPS3という半導体部品があり、
半導体部品を製造したり、検査したりする装置があり、さらにその装置の部品があるわけ。
製造業もサービス業も全て分業体制なの。自分の居場所から離れて流行のことをするというのは、
苦しくなると誰もがやりたくなる手段ではあるが、さてどうなるやら。

CPUって何で儲かるんだと思う？
DRAMって何で儲からないんだと思う？

インテルはファブレスになっても世界最強だよ。

> Intelは全然製造業。Intelはソフト中心の会社ではなくて、
> 自社CPUを売るためにソフトインフラやっている。

そのインフラ作りこそ大事なんだけどな。
SCEなんかCellでっち上げて放置プレイに近い状況だし
NVIDIAなんかGPGPUをうたっておきながら
グラフィックコンピューティング以外ほとんど力入れてないし。

工場設備の維持コスト
固定資産税

ばからしい

林檎最強

そういや、Intelが民生で世界で初めて開発したマイクロプロセッサも、
実はIntelが同じく世界で初めて開発したDRAMを売りたいがためのインフラだった
という話もありますな。
結果は、80年代に日本のDRAMメーカーに競争で負けて、マイクロプロセッサの道に
逃げ込んだ。まあこういうインフラが逆にメインになっちゃうパターンもあるが、
この場合はすべてつながっているんだよね

ARMのIP事業も自社製品が売れなくて苦し紛れでやったら
そっちがメインになった例

>>208
ソニーは当時のインテルと同じわけよ。
製造コスト競争に負けて、何で食ってくかって話。

CPUは「製造業」なのか？
現場の労働の集積体じゃなくて、知識の集積体じゃないのか？
CPUってソフトウェアだろ。最も高度なソフトウェア。

まさにそうだな
世界最強のIP屋が最先端のFabを持ってるのがIntel

CPUはハードウェアだよ

日本では中核の技術者部隊がごっそりやめて会社作ることもないからストリンガーもやりやすそう

あのー、
知的財産=ソフト
みたいな誤解は気持ち悪いからやめてくれないか?
悪いけど電気や機械の研究開発やっている連中のレベルって
その辺のITエンジニアなんぞまるで比較にならないくらい頭が切れてるのだが。

↑一流企業ならね

FPGA屋なんじゃないのID:aDsO9+QTは

ただIntelはFPGAでもASICでもなくてフルスクラッチで回路設計組んでるわけだがな


＞その辺のITエンジニア
他人のコードのコピペで食ってる連中のことなら組み立て工と同じだろう

俺的に真のソフト屋はコンパイラ屋やライブラリ屋。
それ以外は認めん

HDLはソフトウエアとは違うぞ。
ソフトは、逐次実行、対象はノイマン型コンピュータ
HDLは、コンカレント実行メイン、論理回路
もちろん、Intelのような高性能CPUで真に高度なのはHDL記述ではなくて、
回路設計やデバイス設計の方だが。

>その辺のITエンジニアなんぞ〜

実際ロクなのいないからな

額に汗して食うのがハード屋。頭に汗かいて食うのがソフト屋。
額に汗じゃもう食えないんだよ日本は

だから、わざわざITエンジニアと書いているのね。
俺もその辺のチューリングマシンやオーマトンからの基礎がない
ITエンジニアはソフト屋だとは思ってないから。

オーマトンになってる…。
オートマトン

突然スレのレベルが下がったな
コピペコード組み立て工はいなくていいのか？

もちろんソフト組み立て工は必要だろうよ。
パッケージやハードの数が出ようが出まいがソフトの工数を減らすことはできないしね。

日本の半導体メーカはDRAMで痛い目にあったあと、これからはSoCだ−。
設計力なんだーっていってたと思うんだけど、強い競争力をもった
分野が生まれてこない(ように見える)のは何でだろうね。。。

>>220
CPUはハードウェアだよ

富士通がやってるSPARC64は今更過ぎるしな

日本の強みは製造業だとおも。
特に自分のような設計者ではなくて組立工の平均的な質の高さ。
ソフトは強みではないと思うがな。インド人で十分。
一部のぬきんでたソフト屋というのは日本の総合力での強みというよりは
個人技の世界だと思ってるので。

インドが強いってのも抜きんでた人材限定だけどな。

あと、日本では医者ほど社会的ステータスの高い技術者はいないが
インドではそうでもないってのもある。

もちろん医者のステータスは高いんだが、IT技術者人気が負けず劣らず高い。
ただし、上位のIT技術者に限った話。

IT技術者の間では学歴・保持資格でカーストが出来上がっちゃってるんだよね。
上は医者並みだが底辺は月給1800円。洒落にならない。

月給1800円じゃあ洒落にすらならない。。。

昭和のアニメーターか

日給90円だとアルミ缶集める浮浪者以下じゃね

製造業全体に一つだけ言いたい。
第三次世界大戦は近いと。

厨国は田舎で田吾作やるよりも都市部で浮浪者やってたほうが儲かるらしいな

そして、無能が出来る奴の足を引っ張るのが日本のIT業界
なんという社会主義

団子みたいに自己顕示欲が強いのが
無能に足を引っ張られるのは世の常

フォワーディングネットワークの説明もできない団子は無能組

>>237
残念なことに足を引っ張られたことはないです。
ある程度権限与えられてるしね。

肩書きなに？
おれはいまだヒラだけど。

4月から始まるプロジェクトのNo.3のポジションとだけ言っておく

団子はどっかの地方国立大の助教あたりじゃないかと予想してるけど違う？

ないない。

だが、なんか論文でっち上げてそっち方面に転向するのもありか
ネタは無いこともないし

ID:pnCjU0P4
こいつ頭膿んでるだろ

数字で序列がついてるプロジェクトってすげー。
この場合No.1の肩書きが何か知りたい。

プロマネがトップだと思ってくれ。
んでさ、俺はさ、UMLとかあるじゃん。おえかきやさんだよ。

いや、本当はライブラリのコーディングもやるんだけどね。
実は少人数体制。

ttp://www.intel.com/pressroom/archive/releases/20090316corp.htm
Intel Notifies AMD of Cross-License Breach

intelのイチャモンキター

倒産寸前

黄色の頭巾を大量に中国に送りたい。

産総研、女性型ヒューマノイドロボット「HRP-4C」を発表
http://robot.watch.impress.co.jp/cda/news/2009/03/16/1665.html


連続稼動時間は20分を想定。全身動作生成用にIntel Pentium M 1.6GHz。
頭部には音声認識用コンピュータとしてVIA C7 1GHzも内蔵。

セクサロイドｷﾎﾞﾝﾇ

ktkr

アーム社の32ビットのARMプロセッサ、8ビットや16ビット市場も狙う
http://eetimes.jp/article/22905/

　英ARM（アーム）社は、ARMプロセッサとしてはチップ上の占有面積や消費電力が最も低いとする32ビットのプロセッサ・コア
「Cortex-M0」のライセンス供与を開始した。180nmの超低消費電力版（ULL：Ultra Low Leakage）プロセスを使って実装したところ、
回路規模は1万2000ゲート未満であり、消費電力は85μW/MHzに抑えられたという。

「従来の最小プロセッサ・コアであるCortex-M3の回路規模は3万3000〜6万ゲートであり、M3を採用したプロセッサのうち最も安価な
ものは約100円だった。M0の回路規模は同性能のM3の約1/3であり、さらに低価格化が可能である。このため、8ビット/16ビット・プロ
セッサを置き換えることが可能になる」（同社）と主張する。

ボタン型の1次電池で稼働するような機器に向ける。例えば、センサーの前処理、携帯機器のユーザー・インターフェース、メモリー・
コントローラの制御などを想定する。
　Cortex-M0は、ARMv6-Mアーキテクチャを採用する。処理性能は0.9DMIPS/MHz。命令セットはCortex-M3のサブセットで、32ビット命令
6個、16ビット命令48個からなる。メモリー管理ユニット（MMU）とハードウエア除算器は備えていない。

Roadrunnerに続いて、IBMのメインフレームとCELL/B.E.を組み合わせたシステムが
UCSDに導入されるとのこと。
http://www-03.ibm.com/press/us/en/pressrelease/26960.wss
　　-------------------
　　In addition to multiple peripherals and additional support, the IBM award consists of the
　　company's newest System z10 Enterprise Class server with the Cell Broadband Engine (Cell/B.E.).
　　-------------------
このリリース、ちょっと皮肉をこめた一節もあったりして(笑)
　　-------------------
　　To that end, the UC San Diego researchers are already experimenting with multi-core
　　processors for client-side computing, including the Intel chip code-named Larrabee, which
　　won't be commercially available until early 2010, along with the IBM Cell processor.
　　-------------------

IBMがCell/B.E.およびPowerアーキテクチャから撤退か？

IBM DeveloperworksでのCell,Powerコーナーが終了する。
サイトには夕日の絵が描かれURLには「pa-goodbye」(pa = Power Architecture)の文字が。
投稿日は3月13日の金曜日とされている。（実際に掲載されたのはもっと後。）
ttp://www.ibm.com/developerworks/power/
DeveloperworksでのPowerに関する記事は2008年11月25日で更新が止まっていた。

SPARC64でも使うのかな

amdと合併とか

>>256
Developerworksの他のコーナーも見てみると良いと思いますよ。
http://www.ibm.com/developerworks/architecture/library/ar-goodbye/
普通にリストラ中ということで。

Sunを現金で買い取る一方でPAのdeveloperWorksスタッフは解雇
まあ、お察しします

PAって書くとHPのPA-RISCの方を連想して紛らわしいな
もう終息してるからあれこれ言うのは野暮かも知れんが

ちょうどこういうニュースも来ています。
IBM to cut 5,000 jobs in U.S.
http://www.eetimes.com/news/semi/showArticle.jhtml?articleID=216300387

ソフト開発者向けのサービスを疎かにするのは結局自分たちの首を絞めることに・・・
Sunを統合してJavaで食ってくのか？ｗ

Cellって結局PS3とSpursエンジンにしか使われてないからなぁ。
きちんとプログラム作れば性能出るんだろうけど、プログラムを
作るのが非常に大変という本末転倒さ。

アメ車みたいなもんかな。

エンジンだけ大排気量で馬鹿っ速だが、足回りその他が全くついていってないから
カーブが多くて直線が短い一般道では、日本の大衆車にすら負けるって感じ。

やっと出てきたか。

ルネサス、次世代32bitCPUコア「RX」を採用したマイコン「RX610」
http://pc.watch.impress.co.jp/docs/2009/0326/renesas.htm

三菱のカラーが強いな

ちなみにみな気がついているだろうが、
RXのマイクロアーキは、OOO実行ではなくてOOO完了です(スライド参照)。

三菱と日立の製品群が統合されて、ルネサスにとって都合良いだけって
製品だな。つまらん。可変長でコードサイズ削減なんて時代錯誤な宣伝
は言い訳がましいからしなくてもよろしい。

Javaの利権と、x86 & Solarisサーバがほしかったのか。
今更、SPARCとPOWERの未来に期待してる奴なんて一部のオタ以外
殆どいねーし、ハイエンドCPU開発なんて10年先考えたら将来性のないお荷物は
早めに切り離すべきで、さすがだと思いますが。

IntelやMicrosoftと戦っても疲弊して自滅を招くだけだってことをCellで学んだんだろう。
もしSUNを買収したとしてもSPARCもやめるだろうね。
今後はx86 CPUを採用することになるだろう。
クラウドでも顧客はWindowsを動かしたがるから
アーキテクチャにはx86を採用せざるを得ない。
エミュレーションでは他社のx86サーバと張り合えない。

Power PC 615が日の目を見ていればもしかして今頃の流れは違ったかもしれないのに・・・。

だんご屋が死んでた

>>271 さん
それはFUDに分類される流言飛語かと(笑)

さて、通信分野は元々Motorola PPCの得意分野だったのですが、IBMもこちらへ進出という話題。
例によってすぐ逃げ出せるように、他社を巻き込んでの参入です。
http://www.power.org/news/pr/view?item_key=3c6b68b740b9f38e2e6d6bc898b955d370a6e526
　　---------------------
　　GDA Positioning to Make a Major Impact in 3GPP and WiMAX/LTE Being a Power
　　Architecture VAR
　　Powerful 405S and 460S PowerPC technology enables IPTV and 4G applications
　　---------------------

NVIDIAがx86参入に備えて、VIAの株式を大量取得したという噂が流れています。
オリジナルのソースはDigitimes。例によって全文引用しておきます。
http://www.digitimes.com/news/a20090327PD204.html
　　--------------------
　　Nvidia may take up VIA shares through private placement, say sources
　　Monica Chen, Taipei; Steve Shen, DIGITIMES [Friday 27 March 2009]

　　　VIA Technologies plans to sell 300 million new shares at a price ranging from
　　NT$9-12 (US$0.27-0.35) per share through private placement, the company has
　　announced. Nvidia is reportedly in talks with VIA to take up a portion of the new
　　shares, according to market sources.
　　　VIA commented that possible candidates for the private placement will be made
　　clear after a shareholder meeting scheduled on June 19. Nvidia declined to comment
　　market speculation.
　　　n additional news, VIA also announced plans to invest an extra NT$900 million i
　　nto its optical storage making subsidiary, VIA Optical Solution.
　　--------------------

NDIVIAになるのかね

新株３億全部手に入れても
16％程度か

たとえ、買収してもまたライセンス問題で、結局x86は使えない

この場合intelにとって一番楽なのは、nvidiaにviaを買わせて、体力を削ぎ
x86ライセンスを絶対に与えないこと

労せずして、via,nvidiaを潰せるね

どこの曹操？

でも、VIA、NVIDIAが持っている、それぞれのクロスライセンス対象のライセンスが一社にまとまったら、
交渉力を増す要因にもなりかねないんじゃないの？
こういう政治的な話は外部からだとよくわからんが。

>>273
地上げ屋にURL乗っ取られましたｗｗｗ
http://dango.chu.jp/

>>269
そうか？

もうプロセスシュリンクで簡単に性能ウプや低消費電力化、高クロック化が出来なく
なってきてるのだから、コード量削減ってのは組込ファーム向けには良い方向性だろ。

その分消費電力とシリコン量が減らせられるからウマーだ。

組み込みはコード効率（ROM占有効率）と実行効率（MHzあたりの性能）が
求められるからね。汎用のPC用プロセッサとはベクトルが違う。

ROMが超貴重だった昔ならいざしらず、
今時コードサイズなんてちょっと減らせても意味ナス。

ROMはともかくRAMが小さいんや！
128バイトしか無かったりするんや！

>>285
もしそうだとしてもコード効率は関係ない。
プログラムで使える状態数（変数）が少なくなるだけ。

IBM が POWER/PowerPC 止めて Sun 買って SPARC か，
あるいは x86 に集中するっていうのはアリかもしれないけど，

そうすると System z のプロセッサーはどうするのかね？
z6 の場合，POWER6 と設計を共用していたらしいけど
http://journal.mycom.co.jp/articles/2007/09/11/hotchips1/

※あるいは「汎用機はもう止めます」ってことかな？

IBMが今POWERを止める理由はないだろ

時代が巻き戻っている今なら，IBM Blue Lightningでも勝負になるってか

CELLがPowerでなくなるとかそういう可能性はないかな？
SPUのみになってCPU外付けになるとか。

某芝はもうほっといてやれ

POWERの行末云々はFUD入っていると思いますが、IBM自身はx86サーバーこそCELL/B.E.を
含むアクセラレータが必要と考えているとのことです。
http://www.theregister.co.uk/2009/03/27/ibm_hybrid_systems/page2.html
　　---------------
　　To that end, IBM's top techies are working on hybrid computer systems that will
　　employ a mix of the following:
　　　- General purpose systems: More or less akin to the standard x64 machines we have today
　　　- Domain-specific application accelerators: Created and optimized for very specific jobs.
　　　　Think of the economic modeling that drives financial trading systems, where interest
　　　　rates change 7 to 10 times per second, but models can't predict effects of those changes
　　　　in real-time to decide what to do as they are changing
　　　- Compute-intensive acceleration: Think of all those vector math co-processors inside
　　　　the Power6 or Cell processors - and add some steroids
　　　- High-speed, network traffic optimization: Allows hybrid components to talk to each
　　　　other at high speed and to interface with the outside world
　　---------------
実際、この不況でIBMのサーバー製品群のうち、最も打撃を受けたのはPCサーバーのx-seriesで
すから、差別化を図る必要に迫られているのも当然かと。

差別化ていってもCELLに使い道あるのか

文字通りのPCサーバーなら、Cellなんてそもそも必要とされてないね。

xSeriesが使われる通常業務用途・・・DB鯖、メール鯖、Web鯖、ファイル鯖
においてまったく必要とされていないCell B.E.で差別化を図るって意味不明

物量がモノをいうだけにCellに最適化すりゃ早そうだ。
どのみちストリーム形式に置き換えなければマルチコアで性能でないなら、
現物のあるCellで力技やって結果出だして給料もらうか、
すべての処理をマルチコアに最適化してくれるような
人件費削減に効果覿面な万能コンパイラが誕生する20xx年まで待つか、
誰が何処に金と人材投じる判断するか次第。
環境構築を待つべきと訴えたいのはわかるけどどっちに転んでも大変。

> 物量がモノをいうだけにCellに最適化すりゃ早そうだ。

Atomでクラスタリングすればー？ｗｗｗ どっかのMSがやってたみたいに
SPEは疑似スカラプロセッサとして使ったらローカルストレージに収まるプログラムですらPentium III程度かそれ以下ですよ

どうみても大学や研究所向けなんだが

MSのATOMクラスタは実にバカっぽくて良かった。
お前らどこのパソコン同好会だよってw

16コアくらいのATOM出さんかな｡

Atomのクラスタって一発芸でしょｗ

ニコニコ技術部ならはちゅね制御にATOM一個割り当ててクラスター制御で集団ネギ振りとかやってくれそう
そのくらいの一発芸だな

CPUソケット数を増やすと、オマケでOSの代金も増えていくという問題があるが。

サーバこそCellってどんな電波だよ。
Niagara演算みたいにイサギよく整数特化ならわるが、
FPアクセラレートして何するんだ?

>>283
組込ファームが生産性よりもコード効率重視ってイメージがあるのはわかるのだが、
現実の組込ファームは、今やコード効率よりも短納期開発、多品種/派生開発、メンテナンス性
などの小回り命が主流なんだよな。内蔵ROMも大きくなってるし。

EE+GSはもう500円もしないんだろうな

プレイステーション 2の価格改定――北米は99ドル、欧州は99ユーロに
http://plusd.itmedia.co.jp/games/articles/0903/31/news107.html

http://www.engadget.com/2009/03/31/hondas-asimo-will-be-thought-controlled-in-spaceballs-2/
サイコガンダムに一歩近づいたな

ロシア語で考えなくてもいいのか？

めんどくせえからエスペラントにせよ

米シリコン・グラフィックス、連邦破産法11条の適用を申請
http://headlines.yahoo.co.jp/hl?a=20090401-00000832-reu-bus_all
>シリコン・グラフィックスの債権者には、インテル・アメリカ、キモンダ・ノースアメリカ、ＩＢＭなどが含まれている。

NEC、2時間のHD映像を約22秒で転送--超高速な次世代インターフェースを開発
ttp://japan.cnet.com/news/com/story/0,2000056021,20390981,00.htm

ＣＰＵアーキテクチャのスレだから、
分岐予測の優劣を語ったり
ＳＭＰとＡＭＰのメリットデメリットを論じているのかと思ったら
何も語ってないですね。アーキテクトの人は居ないのですか？

アーキテクトの人はいないし
アーキテクトの人は学生レベルの話をこんなところでしません

出ていないもので神学論争するのが大好きなゲハ厨が、ゲハだとすぐ落ちるから
という理由で押しかけてきたスレですから〜

電力・発熱が問題になってコアの拡張やクロックの伸びが鈍化して何年かたつが、
実際、アキテクチャったもんな。
アーキテクチャは面白くなくなった。

調べればネタは多くありそうだけど、
同じ分岐予測でも方式が色々あったり
仮想マルチスレッドにも色々あったり
しかし分かりにくいので盛り上がらない

別に専門家が語るスレではないからな。
でも、今語るならSMP/AMPとか、インターコネクタとか、
マルチコア、SoCの電力管理技術とかだろう。
今更分岐予測語ってもなあ。ある程度のヒット率は達成しているし、
メモリは依然としてのろいし、もはや影響軽微だし。

NECエレ、先端プロセス開発の新拠点をNECセミコンダクターズ山形内に開設
ttp://journal.mycom.co.jp/news/2009/04/03/076/index.html

Ubicom IPシリーズなんかは面白そうだぞ。

【ESC SV 2009レポート】
MCUいろいろ
http://pc.watch.impress.co.jp/docs/2009/0403/esc03.htm

>>318
鶴岡は新たな日本版シリコンバレーの様相を見せてきましたな。

たしか慶應の研究所もここにあったっけ
（首都圏の大学だと思って入った学生かわいそーと思ったけど）

そろそろ団子のコンテストの結果が出た頃だと思って田舎から帰ってきました

商品なら会社に献上しましたよ

もう何が商品だったかも思い出せないがググる気はない
また田んぼ耕しに帰るわ

Cellの件か？

最近、グラフェントランジスタが熱いな
未来はカーボンナノチューブじゃなくてグラフェンにアリか？

カーボンナノチューブは配線に使えるかもしれない

IBMがx86サーバの売却するという噂
ソースは日刊工業新聞

ふーん
まあ、x86サーバなんて売っても儲からないしな

IBMはSunを買って何をする気だね

あれ、その話は破談になったんじゃないの？

やっとItanium(Xeon?) vs. POWERのガチ競争が始まるのか？

http://www.itmedia.co.jp/news/articles/0904/07/news091.html
まだSun側が折れる可能性はあるようだね

その記事に「基本的にサーバベンダーであるSunを買収する唯一のメリットは統合による効果だ」
って書いてある気がする

>>333
＞＞唯一のメリットは統合による効果だ

わからん
俺にもわかるよう解説してくれ

「相手の事業を丸ごと手に入れ、それを既存の事業に追加するということだ」

ん〜それは統合の効果になってない気がする
基本的にM&Aは1+1が2以上にならんとあまり意味がない

あまり意味がないから破談になったんじゃないの？

>>336
部品の調達コストや営業等、各種コストは統合で下がるだろうし
シェアが落ちない前提なら1+1が2以上にはなるんじゃない?

なるほどー

SunのCTOでSPARC開発チームを率いていたMarc Tremblay氏がMSに転職して
しまったとのこと。
http://bits.blogs.nytimes.com/2009/04/07/more-clouds-at-sun-top-chip-engineer-departs/
　　--------------------------
　　“Sun can confirm that Marc Tremblay, Sun Fellow and chief technology officer for
　　Microelectronics, has decided to leave the company,” Sun said in a statement. “Rick
　　Hetherington, who has served as co-CTO for Microelectronics with Tremblay, will assume
　　leadership. We thank Marc for his many contributions over the last eighteen years and wish
　　him all the best in his future endeavors.”

　　In an e-mail, Mr. Tremblay said he has taken a position at Microsoft.
　　--------------------------
Rock…どうなりますかね？
一方、プロセッサアーキテクトを集めてMSが何をやるつもりなのかも興味深いかもしれません。

x86互換CPUでも作れば面白いが。

どうせなら下位互換を完全に無視してx64専用にして効率アップして欲しい。

時期ゲームコンソールの構想を固めてるだけじゃねえの?

久々にWindowsロゴの入ったプロセサが見られるかw

「Windows互換(笑)」

SPARCってレジスタウィンドウのせいで非難囂々、性能あがらなくて
どうしようもなかったはずだが。

なぜかというとレジスタウィンドウでレジスタの内容が隠蔽されることで
投機実行を効率的に実行できないんだそうな。富士通製SPARCだと
無理矢理やってるらしいんだけど性能は芳しくないとか。

本家のSUNは未だに投機実行を実現できていないと。

ほぼ丸一年「NVIDIAの悪いニュースしか書かない」状態だったTheINQのCharlie "Groo" Demerjian
記者が、ちょっとだけ好意的なニュースを(笑)
タイトル通り、GT300が6月にテープアウト予定とか。
http://www.theinquirer.net/inquirer/news/733/1051733/nvidia-gt300-tapeout-soon
　　-----------------------
　　Nvidia's GT300 is set to tape out in June.
　　-----------------------

Freescaleは既にIBMプロセス連合に加入済みですが、旧Crolles連合(Freescale, STMicro, Philips)
自体が取り込まれていくようです。
http://www.eetimes.com/news/semi/showArticle.jhtml?articleID=216500109
　　-----------------
　　Research work will be carried out on CEA/LETI's 300-mm platform in Grenoble,
　　Albany Nanotech, STMicroelectronics' facility in Crolles, and IBM's 300-mm fab in
　　East Fishkill, N.Y.
　　A team from CEA/LETI's will be assigned to work on the program at Albany Nanotech.
　　-----------------

Intel、TSMC、IBMの3つに集約か

IBMは着々とスーパーコンピューティング技術を商売にして元を取る算段を進めているようです。
Blue Gene/Pを使った企業向けストリームコンピューティング"System S"をカナダの投資銀行に
納入できたとか。
http://www.theregister.co.uk/2009/04/10/ibm_system_s_super/
　　------------------
　　IBM started talking publicly, and very sketchily, about System S back in June 2007,
　　and this week, the company announced that TD Securities, the investment banking
　　arm of Toronto Dominion Bank, has taken the first prototype of the System S machine,
　　which runs a bit of software that Big Blue calls InfoSphere Streams atop a BlueGene/P
　　supercomputer.
　　------------------
IBMからの資料はこちら。
http://www-01.ibm.com/software/data/infosphere/streams/
http://download.boulder.ibm.com/ibmdl/pub/software/data/sw-library/ii/whitepaper/SystemS_2008-1001.pdf

GT300がまた巨大チップだったらどうすっかね。

>>348
それで何に使うの？

>>349
命名規則がこけおどし過ぎて期待できない。
GT100（GeForce8）シリーズからGT200シリーズで倍精度が追加されたり、1SMあたりのレジスタが倍増したり
いくつかの改良は加えられてるが基本マイナーチェンジ。そして何も中身変わってない製品をひたすらリネーム。

いくらマイナーチェンジしてもDX10.1には対応せず。ATI主導の規格だから蹴ったってのが本音だろうけど
DX11には対応しないなんて選択肢はないんだぜっと。

ところでLarrabeeはNVIDIAの「Compute Capability」換算で5.0くらいくらいはあるんじゃないかと思っている。

>>350
IBM’s System Sプロジェクト ⇒ InfoSphere Streams (2010年1H出荷予定)
. 米国公的機関等と共同で設計したエンタープライズ・ストリーム・コンピューティング・ソフトウェアの
プロトタイプ
. 超ハイボリューム環境での対応を想定したアルゴリズム取引の実現

MACオタのPDFのほうにゲンナリな図もあるぞw

DX10世代中のマイナーチェンジってのはしょうがないと思いますよ。
GPUのメジャーアップデートは慣例的に、DXの更新と同期します。
DX11世代sm5.0ではまた複雑化しているようなので、それにあわせたSPの更新は必須でしょう。
（テッセレータをハードで積むかは、知れませんが・・）

まぁ、演算にウエイトを置いたDX11世代のGPUの姿ってのは
固定機能ラインと演算ラインが並列分離され、演算の長大レイテンシを多少解消したもの
結局はS3 Chrome400/500世代と似通ったものになりそうですが。

>>351
「Compute Capability」換算で5.0って、nVidiaやATiのGPUならどのへんなの？

まあいずれにしてもララビの初号機は、消費電力的にもGPGPU能力的にも、現行の
GPUには敵わないのだろうが。

せめてGPGPU用のドライバやらユーティリティを充実させて、バンドルするくらい
の事をすれば、一部のマニアやユーザーには歓迎して貰えそうだよね。

まんま、CUDAにおける演算機能の柔軟性だよ。
んで、CUDAではベクトルユニットに無理矢理皮を被せてスカラっぽく見せてるが故に
様々な機能的な制約があるように見えてしまう。
GPGPUの適用範囲を広げるためCapabilityを上げると称してどんどん柔軟性を上げていくだろう

スカラ演算ユニットが追加されたりもするだろうね。

んで、CUDAのハードを「進化」させていくと理想型はまんまLarrabeeに行き着くと見られる。
GPGPUのキャパビリティを上げていくってのはそのまんま汎用化を意味する。
ごく普通のCPUのCompute CapabilityはMAXでしょうね。

nvidia以外はCPU屋がついてるってのは
ある意味必然なのかもね

IntelがpentiumならAMDはAm5x86でVIAはC7ベース（C5Xが望ましいが）で
larrabee互換機作っちゃいなよ

>>352
ありがとう。pdfとか全く見てなかったｗ
BGのようなアーキテクチャをこういった用途に使うメリットがようわからん。

バイオ系と同じで、独立した計算が大量にあるんじゃろ

>>256-262の流れに続いて、IBM Journal R&Dが有料化されました。
http://www.research.ibm.com/journal/FAQ.html
流石、守銭奴IBM…

【レポート】市場調査会社各社の半導体ランキングから見た2008年の栄枯盛衰
http://journal.mycom.co.jp/enterprise/electronics/index.html
2008年の半導体売上高ランキング、NECエレクトロニクスが10位に返り咲き
http://www.ednjapan.com/content/l_news/2009/04/u0o6860000023bte.html

>>340の続報ですが、Tremblay氏の行き先についてのMicrosoftの回答。
http://www.itjungle.com/tfh/tfh041309-story02.html
　　-------------------
　　Tremblay, according to Microsoft, has been tapped to join Microsoft's Strategic
　　Software/Silicon Architectures group, and will report to KD Hallman, the unit's
　　general manager. "Marc will help oversee cross-company technical task forces
　　and strategic direction for the company's software and semiconductor technologies,"
　　Microsoft said in a statement they emailed to me.
　　-------------------
『複数の海外企業にまたがるソフトウェアおよび半導体技術の開発チーム』ということは
xbox360のようなファブレスモデルによる自社ハードの開発の公算が大きいということに…

あじゃー

家庭用ゲーム機って結局IBMのCPUとATIのGPUの組み合わせになる。
IBMのSUN買収騒動でPOWER継続路線だから飛び出したのか…
それともSPARC継続路線でMS行ったのか…謎w

>>361
Xbox360の故障多発問題の原因はASICの設計不良、米市場調査会社
http://www.technobahn.com/cgi-bin/news/read2?f=200806111618
＞通常であればASICベンダーに発注する部分をマイクロソフトが独自で設計し

国内中堅・中小企業が使用するPCサーバ、搭載CPUの7割がシングルコア
http://www.computerworld.jp/topics/srv/142069.html

>>363
次のXBOXがSPARCだったら笑えるな。
ついでにPS4がララビーとか。

>>366
プロセッサアーキテクトはISAそのものには大きなこだわりは無いと思いますよ。

Atomのアーキテクトも出自は元Sun(SPARC)やらMotorola(PowerPC)ですし、現在Appleで
ARMの開発をやっている面々はAlpha -> PowerPC -> ARM。ダイナミックサーキットで有名な
Intrinsity社はPowerPC -> MIPS -> PowerPC…というような感じ。

CISC(x86/68k)
↓
RISC(SPARC/Alpha)
↓
CRISC(PenPro/Nx686)

さて次はどうなるかね。

普通はISAはマーケティングで決まるじゃろ
アーキテクトもISAを選べるほど広い世界じゃないしな

ルネサス、ＮＥＣエレと経営統合へ最終調整、早ければ月内にも合意
http://www.business-i.jp/news/flash-page/news/200904160111a.nwc
「ルネサスとNECエレが経営統合」報道、NECエレがコメント
http://www.itmedia.co.jp/news/articles/0904/16/news029.html

経営統合したらプロセス開発はどーなるんだろ。現在は
NECエレ→IBMと共同開発
ルネサス→パナソニックと共同開発

エルピーダと出資元企業が一致したじゃないか。
合併してしまえ。

IBM一党が28nmのバルクHKMGプロセスのスケジュールを発表しています。
http://www.eetimes.com/news/semi/showArticle.jhtml?articleID=216500980
　　--------------------
　　Preliminary results working with early access partners indicate that the 28-nm
　　technology platform can provide a 40 percent performance improvement and a
　　more than 20 percent reduction in power -- all in a chip that is half the size --
　　compared with 45-nm technology, according to IBM.
　　--------------------
低電力版の設計キットは昨年12月より一部顧客に提供されており、2010より"risk production"
のレベルで量産が開始される予定とのこと。

日本語の記事
ttp://techon.nikkeibp.co.jp/article/NEWS/20090416/168922/
TSMCといい、32nmを28nmと言い張るのが最近のトレンド？

昔から言ったもん勝ちだよ

言ったもん勝ちではあるがIBMは32nmプロセスもちゃんと提供してるからなあ
TSMCはHKMGの採用が28nmからで32nmはあんまりって感じらしいし

>CRISC
全然関係ないけど、アナリスク思い出した。

Xeon 5500の性能は本物か？ NS SOLが実証検証結果を公表
ttp://enterprise.watch.impress.co.jp/cda/topic/2009/04/16/15388.html

Oracle Databaseを用いてショートトランザクション、高スループットのデータベースアクセス処理
Xeon 5300番台(Clovertown/CoreMAベース)が10000TPS
Xeon 5500番台では17000TPS
ハイパースレッディングを有効にした場合23000TPS

>>これまでも新製品が出るたびに、実証実験を行って評価を行っていたが、Xeon 5500番台の性能は正直驚いた。
>>たいてい、メーカーが発表する数値はあてにしていないのだが、実際に評価結果としてそのまま出た。特に仮想化性能は非常に興味を持った。

サーバーかなり切り崩されるなこれは…

nsol如きの評価を鵜呑みできんけどな

45nmからSRAMセルサイズが半分て32nmじゃん
32nmにHKMGを適用すると28nmになるのか？（ｗ
それともIBMの32nmは実は38nmなのか？

>>379
32nmとか28nmとか書いてるけどどこの寸法か理解してるのか？

知ってるが、ハーフノード刻みで面積が3割減
フルノード刻みで面積が半減ってのが通例だろうに

おれのちんこも量子サイズに

量子トンネル効果の問題はどうするんだろうな。HKMGで
ゲート絶縁膜分厚くすればどうにかなるのか？

SRAMセルサイズは

32nm　0.157um2
28nm　0.120um2

でちゃんと小さくなってるけどね

確か45nmでは0.25um2だか0.24um2だったがな。

性能重視か面積重視かでも違ってくるけどね
たとえばAMDはSOIで性能重視だから0.37um2だったりする

ところで0.25um2はCrolles2アライアンス組の報告じゃなかったかな？
IBM連合のバルクプロセスでは45nmのSRAMセルサイズの報告は見た覚えが無いんだけど…

>性能重視か面積重視かでも違ってくるけどね
>たとえばAMDはSOIで性能重視だから0.37um2だったりする
そんなわけで、暗黙の了解として、
IBM連合のバルクプロセス同士での比較になっているわけです？

>ところで0.25um2はCrolles2アライアンス組の報告じゃなかったかな？
だったか？正確には覚えてないな。まあでも
>The 28-nm, high-k and metal gate implementation from IBM allows for one of the industry's smallest SRAM cells at 0.120 square microns,
>(盛大に中略) is half the size -- compared with 45-nm technology, according to IBM. >>372
大差なさげ。

１セル６トランジスタだっけ。任天堂がGameCubeで宣伝してた
1TSRAMもあれ実質DRAMだし。

>>387
同じバルクプロセス同士でも面積に差が出るよ

http://journal.mycom.co.jp/articles/2005/12/07/iedm3/
> SRAMセルの設計は要求仕様に応じて変更する。メモリセル面積が
> 0.49平方μm(密度重視)〜0.68平方μm(性能重視)のセルを用意した。

IntelのモバイルチームのL2は高性能なのによく詰めてるよなぁ。

>>345の続報でGT300搭載製品は10月中旬登場との事。
http://www.theinquirer.net/inquirer/news/818/1051818/nvidia-gt300-promised-october
　　-----------------
　　The big news on the GT300 is that Nvidia is promising partners will have it in mid-October.
　　-----------------
Demerjian記者は『6月テープアウトで10月リリースなんて突貫過ぎだろう！』と突っ込んでますが、
おそらく6月テープアウトのリビジョンって最終サンプルレベルなんでしょうから、それ程無理が
あるスケジュールにも見えません。

>>390
どっかに性能と面積のソースないかな。
独自調査？

9シリーズ以下のリネームおみくじ商品群をある程度
ばっさり整理してくれたら多少は見直すんだが。

いまさらなネタのような気もしますが、LinuxでのNehalem (Core i7)とShanghai Opteronの
ベンチマーク比較です。Phoronix.comより
http://www.phoronix.com/vr.php?view=13681
http://www.phoronix.com/vr.php?view=13345
- Nexuiz v2.4.2 (2560 x 1600 HDR)
　Core i7/2.66GHz: 123.30
　Dual Shanghai/2.7GHz: 88.00
　Single Shanghai/2.7GHz: 88.33
- GraphicsMagick v1.3.3 (HWB Color Space)
　Core i7/2.66GHz: 153.33
　Dual Shanghai/2.7GHz: 136.66
　Single Shanghai/2.7GHz: 119.33
- GraphicsMagick v1.3.3 (HWB Color Space)
　Core i7/2.66GHz: 153.33
　Dual Shanghai/2.7GHz: 136.66
　Single Shanghai/2.7GHz: 119.33

- GraphicsMagick v1.3.3 (Local Adaptive Thresholding)
　Core i7/2.66GHz: 63.00
　Dual Shanghai/2.7GHz: 62.00
　Single Shanghai/2.7GHz: 41.00
- GraphicsMagick v1.3.3 (Resizing)
　Core i7/2.66GHz: 126.66
　Dual Shanghai/2.7GHz: 120.66
　Single Shanghai/2.7GHz: 99.00
- GraphicsMagick v1.3.3 (Sharpen)
　Core i7/2.66GHz: 62.66
　Dual Shanghai/2.7GHz: 70.00
　Single Shanghai/2.7GHz: 45.00
- ImageMagick コンパイル時間
　Core i7/2.66GHz: 62.82 sec.
　Dual Shanghai/2.7GHz: 39.01 sec.
　Single Shanghai/2.7GHz: 71.21 sec.
- パラレルBZIP2圧縮時間 (2GB ファイル圧縮)
　Core i7/2.66GHz: 120.93 sec.
　Dual Shanghai/2.7GHz: 105.15 sec.
　Single Shanghai/2.7GHz: 418.76 sec.
- LAME MP3 Encoding v3.98.2 (WAV to MP3)
　Core i7/2.66GHz: 32.41 sec.
　Dual Shanghai/2.7GHz: 36.01 sec.
　Single Shanghai/2.7GHz: 35.96 sec.

- GnuPG v1.4.9 (2GB ファイル暗号化)
　Core i7/2.66GHz: 40.64 sec.
　Dual Shanghai/2.7GHz: 28.37 sec.
　Single Shanghai/2.7GHz: 37.54 sec.
- OpenSSL v0.9.8 (RSA 4096-bit)
　Core i7/2.66GHz: 191.92 /sec.
　Dual Shanghai/2.7GHz: 402.70 sec.
　Single Shanghai/2.7GHz: 201.42 sec.
- Sunflow Rendering System v0.07.2 (Global Illumination + Image Synthesis)
　Core i7/2.66GHz: 4.98 sec.
　Dual Shanghai/2.7GHz: 5.32 sec.
　Single Shanghai/2.7GHz: 8.04 sec.
- Sunflow Rendering System v0.07.2 (Global Illumination + Image Synthesis)
　Core i7/2.66GHz: 4.98 sec.
　Dual Shanghai/2.7GHz: 5.32 sec.
　Single Shanghai/2.7GHz: 8.04 sec.

- BYTE Unix Benchmark v3.6 (Dhrystone 2)
　Core i7/2.66GHz: 14609960.30
　Dual Shanghai/2.7GHz: 10220208.50
　Single Shanghai/2.7GHz: 10183923.40
- SciMark v2.0
　Core i7/2.66GHz: 687.84 Mflops
　Dual Shanghai/2.7GHz: 445.99 Mflops
　Single Shanghai/2.7GHz: 474.17MFlops
- Fhourstones v3.1 (Complex Connect-4 Solving)
　Core i7/2.66GHz: 9217.60 Kpos/sec.
　Dual Shanghai/2.7GHz: 7360.93 Kpos/sec.
　Single Shanghai/2.7GHz: 7369.46 Kpos/sec.

Nehalemがスゴいという結論は動かないにせよ、得手不得手はあるってことで…

>>392
公開されてるダイサイズと、ダイフォト見た上での概算。

同じIntelの130nmでもPentium III-MとPentium Mでえらく密度が違うんだ。
それでいて消費電力下げて性能大幅うｐ
Eden先生は天才すぐる

>>398
違う設計チームでも使えるセルは同じじゃないのか？

>>399
って、思うだろ？
http://pc.watch.impress.co.jp/docs/2005/0906/kaigai01.pdf

これ、512kと1Mの差があるように見えるか？

ちなみにPentium Mのダイフォトはこちら
http://www.tomsguide.com/us/intel,review-260-3.html

Tualatinのダイフォトは256KB版なら見つけた
http://gecko54000.free.fr/?documentations=2002-01_Intel_Celeron_Tualatin-256

Intelの130nmは途中でSRAMセルサイズが小さくなってるけど

>>400
確かにその資料見る限りではTualatinのセルサイズがかなり大きめのようだな。
レイテンシもTualatinの方が悪いのか？

ところでTualatinって256KB版はキャッシュ半殺しじゃなかったっけ？
ダイは512KB版しか存在しないんじゃ

　　80平方mm　 4400万ﾄﾗﾝｼﾞｽﾀ　　Tualatin　　　 TDP 31.6W＠1.4GHz
131.4平方mm 　 5500万ﾄﾗﾝｼﾞｽﾀ 　 Northwood 　 TDP 53.2W＠1.6GHz
　82.8平方mm　 7700万ﾄﾗﾝｼﾞｽﾀ　　Banias　　　　 TDP 24.5W＠1.7GHz

http://pc.watch.impress.co.jp/docs/article/20000825/kaigai03.htm
> 0.18μmのTimnaのCPUコアは、0.25μmのKatmaiのCPUコアの
> 30%にまで縮小したという。通常の縮小率は50%程度なので、
> これは常識を越えた大幅なCPUコアの縮小となる。
http://www.watch.impress.co.jp/pc/docs/2002/0920/kaigai02.htm
> 「Special Sizing Techniques」と呼ぶ技術で、回路レベルから見直してダイを
> 縮小している。同チームは、以前、キャンセルになった統合CPU「Timna」を
> 開発した。2000年秋のIDFで、TimnaのアーキテクトであるIlan Spillinger氏は、
> ゲートサイズを減らすことで各セル(機能ブロック)の面積を20%減らし、
> 複数のセルを統合化したり、各セルの上にブロック間の配線レイヤーを
> 配置することで配線面積も50%減らしたと説明した。
> また、そのときの説明では、こうした最適化のための新しい設計ツールも
> 開発したと言っていた。Intelの標準の社内製ツールを使わずに、ツールから
> 新規に開発することで、圧倒的なダイサイズ削減を実現したわけだ。
> 同じアプローチはBaniasにも受け継がれていると見られる。

要は回路設計には差があるけど、セルには差はないってことか

性能と値段によってはちょっと面白そうだな。

PS3向けH.264エンコーダ「CodecSys CE-10」がNAB2009に登場
http://itpro.nikkeibp.co.jp/article/NEWS/20090417/328655/?ST=network

具体的には，CodecSys CE-10をインストールしたパソコンとPS3を接続することで，PS3がアクセラレータとなり，
負荷の高いH.264の符号化処理を大幅に高速化できる。

ひゃっほう
http://www.bloomberg.com/apps/news?pid=20601087&sid=a38_8MJNSjR4

SPARCオワタ

富士通SPARC64は生き続けるのっ！

NVIDIAがOpenCLドライバをリリースしたとのこと。
http://www.nvidia.com/object/io_1240224603372.html
　　-------------------
　　NVIDIA Corporation, the inventor of the GPU, today announced the release of its OpenCL
　　driver and software development kit (SDK) to developers participating in its OpenCL Early
　　Access Program.
　　-------------------
入手には開発者登録が必要な模様。
http://www.nvidia.com/object/cuda_opencl.html

団子さんの出番ですね
わかります

要りません
言語なんて変えても本質は何も変わりませんよ

"Blue Waters"プロジェクトではPOWER7システムの性能評価のため、cycle accurateな
シミュレータが動いているようです。
http://www.ncsa.uiuc.edu/News/Stories/BWupdate/
　　------------------
　　Another important tool for the PACTs is the IBM system simulator environment
　　(called Mambo). This software, which runs on an x86-compatible system, allows the
　　Blue Waters team to simulate the performance of the POWER7 processor. This sneak peak
　　at the Blue Waters' processor is essential to understanding how codes must be adjusted
　　to use the architecture most effectively.
　　
　　"You can see clock tick by clock tick what will happen inside the processor," says NCSA's
　　Mike Showerman.

　　Details of the POWER7 architecture and the simulated performance are still confidential
　　at this time.
　　------------------
このシミュレータのベースである"Mambo"ってCELL/B.E.のシミュレータと同じモノです。
http://www.alphaworks.ibm.com/tech/cellsystemsim
　　==================
　　Internally referred to as "Mambo," the simulator delivered vital feedback at various
　　stages of the Cell Broadband Engine project life cycle.
　　==================

そのPOWER7ですが、最近のIBMのロードマップに関するプレゼン資料では、
"SMP to hundreds of cores"という文言が出てきています。
SGIのNUMAflexのように大規模クラスタを単一システムイメージに見せるためのハードウェア
的な支援機能が搭載されているようです。

http://www.itmedia.co.jp/enterprise/articles/0904/23/news060.html
z売れてる？

PowerはどうかしらんがPowerPCは割り込みに順位付けが
ないのがちょっと困るな。メモリアクセスも基本的に順不同
だから「アクセスした順番通り」を期待すると痛い目に。

Come on out, Power6+, you win
http://www.theregister.co.uk/2009/04/23/ibm_power6_plus/

>>417
それ、記事の冒頭にあるようにMorgan記者の『コメント』に過ぎませんので…

それではMACオタさんのコメントも一つ

>>419
単なる印象ではありますが…

伝統的にp-seriesとかは「新チップは社内でOSが動いています」的なコメントの後、バリデーション
に1年かけて製品が出てきています。
現段階でPOWER6+の音沙汰が無いってことは、POWER7まで何も無いような気がしています。

ありがとうございます

ただし、全く準備していない訳でも無さそうなところが複雑だったりして。
例えば、こんな情報は見つかります。
http://publib.boulder.ibm.com/infocenter/systems/scope/hw/index.jsp?topic=/iphc3/iphc3pcmcombosact.htm
http://www.redbooks.ibm.com/redpieces/pdfs/redp4405.pdf (p.15)
　　---------------
　　Each of these nodes supports four POWER6 3.5, 4.2 or 4.7 GHz dual-core processors,
　　and new POWER6 4.2 GHz dual-core processors, or POWER6+ 4.4, and 5.0 GHz four-core
　　processors along with cache, memory, media, disks, I/O adapters, and power and cooling
　　to create a balanced, extremely high-performance rack-mount system.
　　---------------
出すつもりが無いにしては、記述もソフトウェア的な準備も具体的という…
いずれにせよ、仕様が下記のようなモノであることは確からしいので、特に秘密も無さそうなの
ですが？
　- 45nm
　- 4-core
　- > 4GHz

いよいよ世界３位の半導体企業が誕生するお
http://www.necel.com/news/ja/archive/0904/2701.html

来春には世界6位くらいになってるんじゃね

Morgan記者のこの記事
http://www.itjungle.com/tfh/tfh042709-story01.html
昨年暮れに発表されたコア数倍増版のPOWER Systemサーバーに搭載されていたチップが
実はPOWER6+でした…という狐につままれたような話。
　　-----------------
　　As it turns out, as I have come to discover, and as you almost certainly do not already
　　know, some of the Power Systems machines that IBM announced last October were
　　already using the Power6+ chips.
　　-----------------
当時、こういう書き込みをしましたが、もう何が何やら…
http://pc11.2ch.net/test/read.cgi/jisaku/1223189876/257
　　==================
　　257 名前：MACオタ 投稿日：2008/10/08(水) 07:46:16 ID:Iaqsra3B
　　　　IBMがDunnington対抗でPOWER6搭載サーバーのミドル〜ローレンジで搭載コア数を2倍にしたす。
　　　　単純にソケット数を2倍にした模様。
　　　　http://www-03.ibm.com/press/us/en/pressrelease/25359.wss
　　　　[中略]
　　　　過去の情報でわ
　　　　「POWER6+でコア倍増(MCM?)」http://pc11.2ch.net/test/read.cgi/jisaku/1178140550/850
　　　　「実わ実装密度倍増？」http://pc11.2ch.net/test/read.cgi/jisaku/1214999146/45
　　　　ときて、結局POWER6でソケット数倍増という形で実現しているす。POWER6+って順調に遅延
　　　　しているか、Dunnington対抗で、製品投入を急いだという感があるす。

　　　　ただし、ミドルレンジのPOWER570にもハイエンドと同じPOWER6/5GHzを投入しているすから、
　　　　搭載チップ数倍増と合わせて、POWER6自体の歩留まりわ上がっていそうす。POWER6+
　　　　登場前の在庫整理の可能性もあるので、POWER6+がいつ登場する(or しない)かわ、注目す。
　　==================

IBMが『テレビのクイズ番組に参加できる』コンピュータを発表したそうで…
http://www-03.ibm.com/press/us/en/pressrelease/27324.wss
　　----------------
　　For nearly two years, IBM scientists have been working on a highly advanced Question
　　Answering (QA) system, codenamed "Watson." The scientists believe that the computing
　　system will be able to understand complex questions and answer with enough precision
　　and speed to compete on Jeopardy!
　　----------------
The Registerによると、中身はBlue Geneだとか。
http://www.theregister.co.uk/2009/04/27/ibm_watson_jeopardy/
　　================
　　While the System S and Watson QA machines use different software, they are both based
　　on the same hardware. In this case, it is the BlueGene/P massively parallel supercomputer,
　　which is based on a processor card that has four 850 MHz single-core PowerPC 450 chips
　　and 2 GB of DDR2 main memory linked by symmetric multiprocessing.
　　================

>>423
数年前までルネサス単独で3位だったんだけどな

>>427
それいうならもうちょっと前はNEC単独で世界１位だったじゃん。

ルネサスとNECが事業統合だっけ？

>>425
結局、POWER6+はデュアルコアだったってことでいいのかな？

MCMかもしれないけど4-Coreでは？
>>425にある IBM のリリースだと
(ざっくり読んだ感じだと) 「ソケットを倍増させた」とは書いてないように思う．
むしろ「4-, 8- and 16-core configurations」とあるから4コア/ソケットと推測するのが妥当だと思う

ソケットあたりって意味ではPOWER6もDCMで4コアじゃなかったっけ？

まあいいや
俺が聞きたいのチップあたりのコア数

一十百千万億兆京

>>432
>ソケットあたりって意味ではPOWER6もDCMで4コアじゃなかったっけ？
構成によって違ったと思う
最大構成の32CPUではL3$と合わせて8つのシリコンチップを1つのパッケージに押し込んでた気が
で、POWER6+？はPOWER5+でやったQCM(Quad Core Module)で、要するに単なる値下げ？

パッケージに関して言えば、POWER6以来IBMはプロセッサパッケージのコストダウン路線に
転じています。
ハイエンドのPOWER 595ですら、CPU+eDRAM L3程度。
画像は以前こちらでも紹介した中国語のレビューサイトより。
http://imgs.ccw.com.cn/resources/2008_04/2008_04_16/200804169781208312979124.jpg
ミドルレンジの570に至っては、L3 eDRAMすら外付け。
http://www.hwsw.hu/kepek/hirek/2007/05/power6.jpg

手元の資料によると、昨年秋の560の発表(=POWER6+の投入)あたりからミドルレンジもモデル
でもCPU + eDRAMのMCMになっているらしいのですが、これが45nm化のほぼ唯一の恩恵
だったようで…

POWER6/POWER6+をいくつのマルチコアと呼ぶべきなのかは、IBMの呼称に従えば
『ダイあたり』換算でデュアルコアということになります。

しかしながら、IBMは上記のパッケージのコストダウンと平行してプロセッサカード(モジュール)
上のソケット密度を上げる方向でシステムのプロセッサ数を増やしています。
かつて単なるプロセッサカードに過ぎないslot 1版Pentium II/IIIやslot A版 Athlonを『CPU』と
よんで憚らなかった例を考えると、"dual core, dual chip"のプロセッサカードを採用する
POWER 570/4.2GHzモデルなどは『ソケットあたり』で性能比較する際にはクアドコアと呼んでも
良いのかもしれません。

>>435で書いたPOWER6+のパッケージの件、写真は見つけられませんでしたが、The Registerの
記事より。
http://www.theregister.co.uk/2009/04/28/ibm_power6_plus_servers/
　　------------------
　　the Power6+ packaging used this time around has 32 MB of L3 cache in the processor package.
　　------------------

>>435-437
ありがとう

ダイ写真マニアの俺としては、POWER6と6+の比較をしてみたいんだけど
6+のダイ写真はまだ出てないよね

>>436
CPUと呼んで憚らないって、どういう意味？
Z80や8086をCPUと呼ぶなんて笑止千万！てことか？いまさら？

それともパッケージ形態によって呼び方を変えろってことか？
Slot1はプロセッサカードで、FCBGAだとCPUと呼んでもいいとか？

要約

Slot1もCPUって言ってたんだ、
こまけぇこたぁいいんだよ！

>>439
　　---------------
　　Z80や8086をCPUと呼ぶなんて笑止千万！てことか？いまさら？
　　---------------
そんな大層な話じゃなくて、slot-1/slot-A世代においてPentium IIと、外付けキャッシュ
無のPGA/BGAのプロセッサとの比較を『純粋なCPU同士の性能比較』と称していたという
事例があったのですよ。

>>441
ん〜。
それでいうとPentiumPROのようなのはMACオタの中ではどういう区別なの？

>>442
Pentium PROは普通にプロセッサとキャッシュのMCMでは？

話の要点は、オリジナルのPOWERのようにプロセッサ自体がマルチチップ構成だろうが、MCM
だろうが、プロセッサカード単位での販売だろうが、それ自体が問題では無いという話です。

その上で、性能比較はシステム全体を対象として行うモノで、ノーマライズの単位をソケットに
するのもが、価格にするのも、コア数にするのも、個々の目的に応じてやれば良いかと。
混同させて誤解を誘導するのがダメなのは当たり前ですが…

ITJungleでMorgan記者がPOWER6+の顛末をまとめています。
http://www.itjungle.com/tfh/tfh050409-story06.html
一応、公式の説明はコレとのこと。
　　----------------------
　　"With our sellers, we have been promoting this concept we call performance plus,"
　　Handy explains. "You have to have performance, to be sure, but you also need
　　virtualization, and energy and systems management, and lots of other things--that's
　　the plus part--to make it all work. We are continuing to take share, and we didn't
　　need to highlight performance."
　　----------------------
流石にこれにはMorgan記者も疑念を感じて色々推測が書かれています。

もっとも、AMDの65nmの体たらくを目の当たりにした我々には事態は自明かと。
『IBM-AMDの65nm版SOIプロセスは、リークが抑えられなくてクロックが上がらない』
本家の方も逃れられなかったようで…

Itaniumも酷いがPOWERも磐石じゃないなあ

Shanghai/Phenom IIがどんどん良くなってきたのが、今年の第1四半期末から…ということを
考えると、IBMファブ固有の問題が無いとしてもPOWER6に反映されるのは半年以上先に
なりそうです。

45nmでの改善はPOWER7に間に合えば万々歳という程度の期待でしょうか…

AMDは製造現場でやりくりしてブツの出来を上げるという
理念型としての日本企業タイプだから、IBMのようなラボ主導の米型企業が
追従できるかね。

ていうかPOWER6て45nm版出るのか

AMDはリビジョン単位でダイレイアウト変えたり大規模な追加命令の拡張入れたり生真面目だな
Intelは良くも悪くも合理的。

敵に勝ちて強を益す
独占企業Intel様の基本戦略ｗ

POWERMac復活を硬く信じているのか・・・
MACオタは

PowerMacなんてゴミはどうでもいいよ
PA6T採用のAmigaまだか

ジョブズってAppleにおける池田犬作みたいなもんでしょ？

団子、ﾄﾘｯﾌﾟエクスポらをシェアウェアにすんのかよ
買うやつがそんないると思えんぞ

否。exploiter

ｅｘｐｌｏｉｔｅｒってｅｘｐｌｏｉｔする人の意で
偉い人、開発する人かと思ったら

人を食い物にする人, 搾取する人って意味じゃね〜かよ
おいこら

なぜか今現在Intel次世代スレッドでCELL/B.E.の話題で盛り上がっています(笑)

で、検索していて見つけたのですが、日本IBMのCELLセミナーのプレゼン資料から
存在がバレた次世代CELLですが、一応昨年暮れの段階でロードマップはまだ生き
ているようです。
"32ii"と"32iv"が別の頁に両方とも登場するので、手持ちの資料を適当にかき集めて
構成したプレゼンっぽいですが、2010後半には次世代が予定されている…ということで。

今回は資料が削除されると悲しいので、リンクは書かないことにします。

お前がわざわざ引き延ばして恥を晒したんだろう睾丸鞭が。

なにそれきもちよさそう

折角だから次世代CELLは、Opteronとソケット互換にして欲しいよなあ。

もっと言うならララビー対抗で「x86互換コア＋SPE」なんてのも面白そう。

そしてバイトオーダーの違いの考慮に発狂ｗｗｗｗ

SPEもpowerベースである必要ないよな。in orderでSSEのサブセット載っけて。LSよりはキャッシュの方が使い易いかな。

>>461-462
Roadrunnerにせよ、SpursEngineにせよ、実際にSPEをアクセラレータに使っているシステムは
ホスト側がリトルエンディアンなので、心配はいらないのでは？

昨年のHot Chips以来、久しぶりに龍芯のニュースが来ています。IDG系ニュースサイトより。
http://news.idg.no/cw/art.cfm?id=10406681-1A64-6A71-CE3F9F8C26267F7D
　　-----------------
　　The chip powering China's petaflop computer will be the Godson 3b, an eight-core
　　chip produced using a 65-nanometer process. The first version will have a clock
　　speed of 1GHz, while later versions will have clock speeds above 1.5 GHz, , according
　　to Hu Weiwu, head engineer for the Godson project.
　　-----------------
ブレードサーバーに搭載して、中国のペタフロップス・スーパーコンピュータの建設に使用される
とか。完成予定は来年末とのこと。

>>464はハンドル入れ忘れました。

ずっと入れ忘れて良いよ

今日もペニスくんは頭の悪さ炸裂だな。

POWER7とBlue Watersの詳細が何とIntelの技術者の講演から明らかになるという事態に…
http://www.cs.du.edu/fractal/abstracts/slides/fractal_soltis.pdf (p.4)
■POWER7
　- 4.04GHz@45nm
　- 8core/chip, 2-chip MCMで16core/socket
　- 4-way SMT
　- 32.3GFlops/core (Dual VSX units)
　　4.04 [GHz] x 2 [way DP SIMD] x 2 [multiply-add] x 2 [num. of VSX units] = 32.3 [GFlops]
　- L1 B/F ratio: 6 (384 bytes/cycle?）
　- L3 B/F ratio: 3 (6,144 GB/s/chip?)
　- Memory B/F ratio: 0.5 （1,024GB/s/chip?)
　- Memory: IBM Pulsar buffered DIMMS
　正直な話、L1とL3のB/Fは大きすぎて、計算は1DP = 8bytesであること忘れて計算しているような
　気がします。正しくは、
　　L1: 384-bit幅 (256-bit load + 128-bit store)のバスで 48-bytes/cycle
　　L3: 共有オンダイeDRAMで 768 GB/s/chip
　　Memory: 128 GB/s/chip
　なのではないでしょうか？

■Blue Waters全体
　- Peak: 10.06 PFlops @ 38,912 POWER7 chips
　- Linpack: 8.2 PFlops (est.)
　- Memory: 1.3 TB (total cache) / 623 TB (total memory)
　- Bandwidth: 5.0 PB/s total (3.10 PB/s STREAM (est.) )
　- Interconnect Bandwidth: 1.37 PB/s total
　- Storage: up to 1 EB
　- Storage Bandwidth: 4.38 TB/s (row), 2.02 TB/s (sustained)
プレゼン資料で引用されている元資料をたどると、電力効率はGreen500基準でおよそ
800 MFlops/Wとなります。

4GHzか〜、すげーな。

書き忘れましたが、Blue Watersの"Total Cache"の仕様から、オンダイL3のサイズは32MBで
あろうと推測できます。

しかし、PDFのファイル名から先頃引退したIBMのFrank Soltisの講演かと思ったら、Intelの
Fort Collis研 (Itanium担当)のDon Soltis氏の講演だったというのは驚きです。各社互いに
情報収集には抜かりが無いようで…

L3が32MB・・・
これもすさまじいな。

32MBって45nmでもeDRAMでも使わないとありえないようなダイサイズにならんか？

>>473
>>6で書いたようにeDRAM L3であることは確認されています。
最近性能上の差別化が苦しくなっているSOI陣営ですが、FBCのeDRAMが比較的容易に
実装できる特長を生かせるでしょうか？

>>474
あ、本当だ、見過ごしてた。ありがとう。
やはりeDRAMか。アクセススピードはかなり犠牲になってるのかしら。
これの次はTSVになるんだろうな。

>>468で推測したようにL1が2-load + 1-storeの384-bitバスだとすると、LSUが従来の2個
から3個に増えているということになりますね。
2個のままという情報しか聞いたことが無かったので、新情報なのか？勘違いなのか？？

SOIは良いものだ

おりしも先週の中国のニュースサイトにはPOWER Systems担当重役のRoss Mauriや営業担当副社長の
Scott Handyの談話として、『POWER7は現在、動作するチップがIBMの研究所内で試験中であり、
POWER8の開発も始まった』という話を伝えています。
http://smb.spn.com.cn/34/340388.shtml
2010年中には無事登場しそうです。

4way SMTって1チップで32スレッド走るって事か。
そんなにレイテンシ長いのかねぇ

POWER7Mac一体いくらになるんっだよw

>>468
> 4.04 [GHz] x 2 [way DP SIMD] x 2 [multiply-add] x 2 [num. of VSX units] = 32.3 [GFlops]

8flop/cycleだから

>　- L1 B/F ratio: 6 (384 bytes/cycle?）
>　- L3 B/F ratio: 3 (6,144 GB/s/chip?)

MACオタの計算が正しそうだね

>>476
> >>468で推測したようにL1が2-load + 1-storeの384-bitバスだとすると、LSUが従来の2個から3個に増えているということになりますね。

VSXユニットに合わせて増やしたと考えるのが合理的？

つい先日、福田昭氏がこういう記事を書いていたばかりですが、
『CPUコアベンダからの脱却 - 変貌するMIPS Technologiesの実像を探る』
http://journal.mycom.co.jp/articles/2009/03/05/mips_technologies/
当のMIPSはChipideaを売り払ってしまったとのこと。
http://www.eetimes.com/news/semi/showArticle.jhtml?articleID=217400022
　　-------------------
　　MIPS Technologies Inc., which in August 2007 bought Chipidea, a Portuguese analog
　　and mixed-signal IP company, announced Friday (May 8) that it has now divested its
　　analog business group to Synopsys Inc. in an all-cash transaction for $22 million,
　　effective immediately.
　　-------------------

>>481
甘い甘い。
ユニット自体は128bit Loadユニット＋128bit Load+Storeユニットの2ウェイという可能性もあるね

第1ヒント：スカラデータのストア
第2ヒント：ロード・ストア先アドレスorオフセット算出にスカラ演算が必要

>>481
元ソースみてるのか?
オワタの書き込みの右の数字やコメントはどっからでてきたものなのか理解不可。
小学生なら普通こう計算する。

☆メインメモリ
32.3 GF per core → 32.3*0.5 ≒ 16GB/sec per core
258.6 GF per chip → 258.6*0.5 ≒ 128GB/sec per chip
517.1 GF per socket → 517.1*0.5 ≒ 256GB/sec per socket

☆L1
32.3 GF per core → 32.3*6 ≒ 192GB/sec
以下同様に
FLOPS = Flop/sec
(Flop/sec) * (Byte) / (Flop/sec) = (Byte/sec)

まちがった
× (Flop/sec) * (Byte) / (Flop/sec) = (Byte/sec)
○ (Flop/sec) * (Byte) / (Flop) = (Byte/sec)

>>483
PPC ISAにはオフセット付ロード/ストア命令も自動アドレスインクリメントのロード/ストア命令
もあるので、微妙に外しているような気もしますが、
　　--------------
　　128bit Loadユニット＋128bit Load+Storeユニットの2ウェイ
　　--------------
それでB/F比6 (実際には075?)で計算が合いますか？

まあ、LoadとStoreの合計でB/F値算出したら、それでも十分詐称ものだが。

>>484
　　----------------
　　小学生なら普通こう計算する。
　　----------------
元ソースの何処に小学生が登場していましたっけ(笑)

まちがった
× 小学生
○ 小学生以上

ストアユニットはQWord Load → Blend → QWord Storeで256ビット/clk分だな（棒）

まあ、オワタがB/Fの理解できないand計算ができない
のは別として、48Bytes/clkからのユニット構成の推測は団子案よりも
ベターですね。

lvx/stvxの命令フォーマット見て何も思わないか？
ベースアドレス（レジスタ）＋オフセット（レジスタ）だぜ？
オフセットの算出にも命令発行しなきゃいけないだろ？

少なくとも4IPC程度じゃ、384ビットの帯域は使い切れねーよ。
6IPCだな。

俺が言っても低脳ペニスは信じないだろうからこれでも引用しようか
http://lucille.sourceforge.net/blog/archives/000271.html

lvxの前に必ずアドレス計算してるのがわかるだろ？

>>484
> ☆L1
> 32.3 GF per core → 32.3*6 ≒ 192GB/sec

192GB/sec ÷ 4GHz = 48bytes/clock

と484もMACオタも同じ数字を出しているので、↓のSoltisの資料の384bytes/cycleという数字はバイトとワードを間違えて計算したのでしょう。

>　- L1 B/F ratio: 6 (384 bytes/cycle?）

MACオタの推測は
>>468
> 正直な話、L1とL3のB/Fは大きすぎて、計算は1DP = 8bytesであること忘れて計算しているような
> 気がします。正しくは、
>　　L1: 384-bit幅 (256-bit load + 128-bit store)のバスで 48-bytes/cycle

ロードとストアを足して384bitと妙なことを言っていますが、

>>476
> >>468で推測したようにL1が2-load + 1-storeの384-bitバスだとすると、LSUが従来の2個
> から3個に増えているということになりますね。

LSUが三つといっているので、各LSUが128bit幅ということでしょう。

>>492
　　--------------
　　lvx/stvxの命令フォーマット見て何も思わないか？
　　--------------
それAltivecで、VSXじゃ無いんですが(笑)
いずれにせよ定ストライドなら、アドレス演算にメモリアクセスは不要かと。

仮にアドレス演算がメモリアクセスするとしても、B/F比:6になるという
辻褄はどう計算すれば出てくるんですか？

VSXでもロード・ストアアドレスに2つのスカラレジスタの和を使うのは同じですがｗ
ペニス君はどうしてそう恥に恥を重ねるの？

まあもっともらしい解が>>490だな

128ビットLoadを2つできることには変わりないが

ペニスの遠吠え（笑）

スカラ用に一つ、VSX用に一つづつで二つの合計三つじゃないの
スカラ用も2ワード/cycle読めるから団子説でも釣りあうぞ

>>494
POWER6のLSUってStoreキュー共通だから、
実質Load x2 + Store x1 なんだよ。
128ld+128ld+128st
が一番バランス的に妥当だと思う。
ld x3はあり得ん。
Intelの次世代のアレとかなり構成的に似ていそうなのは内緒だ。

もちろんこの程度の詐称や間違いは
この手の理論値計算ではありがちで許容範囲なので
さわぐほどのものぢゃない。

ちなみに言うと128ビットミスアラインデータを1クロックでロードするのにLoadユニットを2つ使う使うことになるね
1回のミスアラインロード命令で2つのロードユニットを使えるわけだ。
それなら4 issue程度でも2つの128ビットロードユニット・1つ128ビットストアユニットを同時に使いうる。

だが、いずれにしても「384ビット」は実効スループットじゃないな。

3 loadはあり得んとかいってみたが、
うーん、あり得なくもないかもとおもってきた。
Storeが増えるのはあり得ないが。

2load+1storeってSandy Bridgeと同じ構成じゃないか。

たぶんLoadとStoreがポート共用だけど

でもやっぱ個人的一押しは>>499。
>>468のソースが恐ろしく正確とも思えないし。

>>503
おれは今のところ非共用派だぜ。
128ld+128ld+128st
だ。

つーか、ハード的にはL1のポートはどのみち
read x2, write x1用意いなきゃいかんのだが。

まあそうだね
実効スループットとはどうしても思えない。

>>468
Poulsonについて語れよと思ったｗ

まあL1帯域だけ見れば上り下り計1024ビットのLarrabee最強だし

>>496
　　--------------
　　ペニス君はどうしてそう恥に恥を重ねるの？
　　--------------
(笑)
lxvd2ux, lxvw4ux, stxvd2ux, stxvw4ux あたりで検索してみて下さい。
PPC ISAの lwzu とか lwzux とか、使ったことは無かったのですか？

ミスアラインアクセスって典型的なマイクロコード実装の命令ですが。
ハードウェアのマニュアルくらい読みましょう

●復活しとる

>>511
で、どれがミスアラインアクセスの命令なんでしょう(笑)
PPC ISA 2.0.6の日本語解説は存在しませんので、PPCのを探してきましたが、例えば lwzuxの
解説はこう。
http://www.comp.tmu.ac.jp/morbier/comparch/assem3new.html
　　------------------
　　lwzxとlwzuxも同じような関係です。lwzxでは(rA)+(rB)が計算されそれがアドレス値(EA)
　　となりそこに格納されているデータがrDにロードされます。lwzuxでは(rA)+(rB)の値が
　　アップデートされrAの値となります。
　　------------------
アップデート付の命令はPOWER4以降、クラックされる典型的な命令ですがアドレス演算部分では
メモリアクセスは発生しないことは理解いただけるかと。

>>499
　　--------------
　　POWER6のLSUってStoreキュー共通だから、
　　実質Load x2 + Store x1 なんだよ。
　　--------------
積和は最もメモリ負荷が大きい状態でLoad x 2 + Store x 1ですから、バランスはそれで最適かと
思いますが、LSUが2つしか無い以上load/storeの合計で256-bit以上は無理では？

>load/storeの合計で256-bit以上は無理では？
そうだよ。実行ユニット構成からみれば実際問題維持は無理だが、L1のポートとしては
read port 128b x2, write port 128bit x1
になるしかない。あとはどこまでを"理論値"に含めて計算するかの問題。
詐称といえば詐称だがってのはそういう意味。

もちろんキューにため込んだりして色々するので、
実際のピーク帯域としては合計384bitにはなりえます。

> そうだよ。実行ユニット構成からみれば実際問題維持は無理だが、L1のポートとしては
> read port 128b x2, write port 128bit x1
> になるしかない。

なぜ？

さあ?
SRAMの回路がそうだからとしかいいようがない。
読み込みも書き込みも出来るポートも作れるが、普通L1Dの常識では
同時読み込みをするためにはその分readポートを増やすしかない。
同時書き込みをするためにはその分writeポートを増やすしかない。

詳細は
SRAM マルチポート
あたりでググれ。

記事のネタはレジスタになっていますが、マルチポートSRAMの解説は安藤氏の
この辺でしょうか？
http://journal.mycom.co.jp/column/architecture/125/index.html

これはセルの話では？

AMDのK7パイプラインのピーク9命令なみのハッタリっぽいなぁ。
どう考えてもあのアドレッシングモードじゃ2命令以上発行出来ても持て余す可能性が高い

>>518
> 普通L1Dの常識では 同時読み込みをするためにはその分readポートを増やすしかない。

Alphaはずいぶん非常識な設計ということになりますが？

トレンドなんて2〜3年も経てば変わることすら珍しくないのに
10年も前で終わったCPUを持ち出すのが非常識というモノだろう。
Alphaの開発チームがAMDに買われて作ったのが今日まで続く
Loadユニット・ポートが2Way構成のAthlonだよ。

そうなんだ
K6作ったNEXGENの生き残りがやってるのかと思ってた

悪いが団子は口をはさまないでくれ

つーん

拗ねたってダメですよ

>>468-469

この話とはちゃうのん？

IBM's eight-core Power7 chip to clock in at 4.0GHz
http://www.theregister.co.uk/2008/07/11/ibm_power7_ncsa/

去年の7月の記事

>>527
なんか可愛いぞ

>>529
　　------------------
　　この話とはちゃうのん？
　　------------------
Don Soltis氏のソースが昨年5月にユタ大学で行われた講演資料ということが確認できています
ので、The Registerの記事より古いようです。
>>478で書いたように、現在動作するチップが存在するという段階ですので、一年前の段階での
資料の精度は高いと思われます。

ルネサスとNECエレの事業統合は必ず失敗する
http://pc.watch.impress.co.jp/docs/column/semicon/20090512_168096.html

http://www.computerworld.jp/topics/oracle-sun/145069.html

SPARCの黄金時代はこれからだ！

Sun株主、Oracleによる買収差し止めを求め提訴
ttp://www.itmedia.co.jp/news/articles/0905/11/news084.html

>>531
そうじゃなくてさ

http://www.it.utah.edu/leadership/committees/IT_Managers/papers/IBMinEducation.ppt
が去年の5月の講演(そうなの?)で、7月にはThe Registerが記事にしてるんだから

> POWER7とBlue Watersの詳細が何とIntelの技術者の講演から明らかになるという事態

ってのは変じゃね？ってこと

>>533
なんか「○○先生の次回作にご期待ください」って続けたくなるようなアオリだね

福田さん「必ず」なんて迂闊に使うもんじゃないよ

イソプレスはじまったな。
連載陣に福田昭を入れるとは。

>>532
・記事の円グラフが3Dになっているのが気になってしょうがない。
・プロダクトポートフォリオ別に見ないGartnerの半導体業界調査でのベンダー順位、
　半導体市場の伸びを元に成功を定義するのも、アジア太平洋(日本を除く)地域の
　市場規模を語っているのも根拠が粗雑に見えてしまうだけじゃないのかと。
・「目標時期と具体策が示されていなかったのはいただけない」とあるが、
　統合を完了するまでは別会社なのだから、具体的に提示してしまうと、
　偶然の一致だったとしても両者間でカルテルを結び有利な取引があった
　と疑われる恐れがあるという法律的側面への言及がないのはどうかと。

もちろん、両社の統合について指摘するような負の側面があるのは否めないけど、
世界的な半導体不況が無ければ起こり得なかった窮余の策であるのも周知の事実。
ttp://www.itmedia.co.jp/news/articles/0904/28/news013.html
定義している「成功」が、元より達成困難で不適切ではないかと。
2009年の世界半導体売上を前年比16.3%減と予測してる状況下には特に。
ttp://www.gartner.co.jp/press/html/pr20081218-01.html

NECエレ、700億円近い営業損失を計上
http://pc.watch.impress.co.jp/docs/news/20090512_168353.html

AMD2008年度損失額の1/4未満じゃん

nvの1/2か

>>535
TheRegisterはソースを明かしていないし、当該記事より遥かに詳細な情報をGoogleに
引っかかる様な形で公開してくれたのですからSoltis様々…ってことで。
　　-------------------
　　去年の5月の講演(そうなの?)
　　-------------------
同じ場所に講演のプログラムも置いてありました。
http://www.it.utah.edu/leadership/committees/IT_Managers/minutes/ITMgrsMay08minutes.pdf

SGIを買収したRackable Systemが『sgi』になっていました…というお話。
http://www.rackable.com/
まあ、当時SGIの一部だったCrayを買収したTera ComputerもCray Inc.になりましたから、
買収に要した2,500万ドルはのれん代だったということで(笑)

関係ないがCrayってかっこいい名前だよねえ

わけーのはそうでもない

わけーのは粘土とか思い浮かべるかもな。

富士通が最速ＣＰＵ開発、１０年ぶり日本メーカー首位
http://www.yomiuri.co.jp/science/news/20090513-OYT1T00570.htm

何が世界最速なんだ？

ソケットあたりの倍精度FLOPSのようだ

理研に納品される頃にはPOWER7も出てるだろうから首位奪還は無理じゃね？
つか、SX-9のCPUは無かったことにされてる？

>>548
読売の夕刊一面にも載っていたので電車の中でつい目を通したが
提灯確定な記事だったな。ｱﾘｬ

倍精度拡張版Cellが1PPE+8SPEで4GHz出せば辛うじて抜ける数字ではある。

欧州委、米インテルに競争法違反で過去最高の制裁金
http://jp.reuters.com/article/technologyNews/idJPJAPAN-37993520090513

>>547
洗顔クレイから泥とかね

旧CRAYより旧TERAのほうが燃えるぜ

>>552
たしか4GHzで動くPowerXCellのシステムってあったよな。

NEC、日立が京速計算機プロジェクトから離脱
昨日の富士通の記事はこれが理由か

次世代スパコン：ＮＥＣ、日立が開発から離脱　負担回避で
http://mainichi.jp/select/science/news/20090514k0000e020064000c.html

富士通一社で製造されることになったと。
>>548のvenusで10PFとなると京速はおおよそ10万CPUってところだな。
消費電力は地球シミュレータの比じゃないな。

>>554
いや、denelcorの方が名前はかっこいいだろ

理研がサムソンと組む日も近いなｗ

>>559
理研がサムスンを頼らなければいけなくなるには、韓国自体が科学技術の威光を示すために、
KSLV-1をオールKOREAで打ち上げて見せる程度の簡単な実績作りが先でしょ。
ttp://slashdot.jp/science/09/04/21/0253251.shtml

限定的な輸出品シェアでスパコンを語ってもしょうがなくて、設置数から言えば中国と印度かな。
ttp://techon.nikkeibp.co.jp/article/NEWS/20081120/161554/?SS=imgview&FD=1661967788

そもそも、スパコン利用自体が著しく落ちているという話なので理研自体の存亡が怪しいかもね。
ttp://techon.nikkeibp.co.jp/article/NEWS/20081120/161554/?ST=mono&ref=rss

>>560
おまえ理研って何だと思ってるの？

わかめちゃん？

>>558
名前の話だったか
とにかくバートンスミスはかっこいい

京速ってポートアイランドなんだよな
いつも思うけど




　　　　　　神　　戸　　市　　必　　死　　だ　　な　ｗｗｗｗ

がんばろう神戸

京速の誘致も理研より利権の匂いがする。
いや、同じ県内に3つも空港作る神戸市長の感覚は伊達じゃねーよ。
毎日がバブル景気。

神戸大の学長が就任時に市長に挨拶に出向くとか、ありえなさ過ぎる。
※旧来国立大学長は政令指定都市長より公務員としてのランクは上です。

突っ込んでやると市長は公務員じゃないけどな

ポートーーーピアーー♪

>>567
国立大学の職員も今は公務員じゃないけどな
かつては人事院の俸給ランクってものがあって、市長にも俸給ランクは適用される。

県庁の上級職クラスでも国立大学の教授にはペコペコ頭を下げるくらいに階層化されてた。
と、これは親族に役人がいるから知ってる無駄知識。

>>568
犯人は〜ヤス〜♪

おたくプログラマーの団子に意外なる知識
案外インテリなんだな

ポートピア連続殺人事件の犯人くらい知ってるだろ

ちなみに神戸市長と神戸大学長の関係についての指摘は都内某大の教授やってる某コテハンさんの受け売り
（誰とは言わない

いやﾎﾝﾄ半導体も日本のｺﾝﾋﾟｭｰﾀｰも自動車産業も
曲がり角だよｵｯ母さん。別に俺はｲｲけれども。
マトリクス積のＧflopsで世界一はF1相当だとか寝言は終わりにしようぜﾊﾟﾄﾗｯｼｭ

貴様はクライスラーに就職しろ

人類自体……と言いたいがそれはまだ先の話
曲がり角なのは現代文明だな

>>574-576
周知のように２ちゃんねるの読者は30-40代が大半で万博もノストラダムスの大予言も
バブル経済もくぐり抜けてきています。
悲観論にせよ楽観論にせよ、大騒ぎするヒトは詐欺師の類と知り尽くしていますが？

今更何を(笑)

さて、先日発表されたPOWER6+製品のSPEC2006が公開されています。
SPEC2006int/fp共にrateのみですが、Linuxで8-coreという条件でて競合
アーキテクチャと比較してみました。
なお、POWER6+製品は全て32MB eDRAM L3をMCMで搭載しているとのこと。
■SPEC2006int_rate (8-core)
　- Nehalem/3.2GHz: 267(peak) / 248(base)
　- POWER6+/5GHz: 263(peak) / 215(base)
　- Nehalem/2.93GHz: 258(peak) / 239(base)
　- Nehalem/2.8GHz: 249(peak) / 231(base)
　- Nehalem/2.66GHz: 243(peak) / 226(base)
　- POWER6+/4.2GHz: 219(peak) / 184(base)
　- Nehalem/2.5GHz: 217(peak) / 201(base)
　- Harpertown/3.4GHz: 162(peak) / 151(base)
　- Harpertown/3.2GHz: 156(peak) / 145(base)
　- Opteron/3.1GHz: 150(peak) / 127(base)
　- Opteron/2.8GHz: 140(peak) / 116(base)

POWER6との比較はないの？

>>577
万博ってどれ？

■SPEC2006fp_rate (8-core)
　- POWER6+/5GHz: 216(peak) / 178(base)
　- Nehalem/3.2GHz: 207(peak) / 201(base)
　- Nehalem/2.93GHz: 200(peak) / 194(base)
　- Nehalem/2.8GHz: 194(peak) / 188(base)
　- Nehalem/2.66GHz: 191(peak) / 184(base)
　- POWER6+/4.2GHz: 184(peak) / 151(base)
　- Nehalem/2.53GHz: 169(peak) / 163(base)
　- Opteron/3.1GHz: 125(peak) / 112(base)
　- Opteron/2.8GHz: 120(peak) / 107(base)
　- Harpertown/3.4GHz: 96.4(peak) / 88.2(base)
　- Harpertown/3.2GHz: 94.0(peak) / 86.1(base)

>>579 さん
　　---------------
　　POWER6との比較はないの？
　　---------------
古めの登録が多く、コンパイラのバージョン等が違うので今回は抜きました。

>>580 さん
　　---------------
　　万博ってどれ？
　　---------------
数回ありましたが、楽観↑悲観↓楽観↑の例として、適当なモノをイメージして下さい。

> 今回は抜きました。

それは残念

> 適当なモノをイメージして下さい。

大阪万博は日本中で盛り上がったらしいとは知識では知ってるんだけど
その後大騒ぎになった万博ってあったっけ？

あぼーん

万博知ってる世代なんてどんな爺だよ
新しいことは覚えらんねーだろ
いらねーよ

これからの時代を作るのは平成生まれだ。

あぼーん

あぼーん

あぼーん

>>578や>>581をクロックを横軸にして図示すると、NehalemのSPECベンチマークと動作
クロックの関係はTDP 80Wの"E"ラインと、95W以上の"X"や"W"ラインで依存性がくっきり
二段に分かれていることが判ります。
ターボモードの効き具合が大きく影響しているのは明らかな様で…

一方、クロック上昇に対するベンチマーク結果の伸び具合はPOWER6の方がほぼリニアに
性能向上が得られており、インオーダーコアで性能を上げるには単純にクロックを上げる
必要があり、今後クロックが大きく上げられない以上OOoEへの転換は不可避なのかもしれ
ません。

っていうけどさ、かつてOoOEだったのをインオーダーに戻したんでしょ。
今更またOoOEに変えるかねえ。
R Unitはインオーダーでないと現実的ではないだろうし。

>>585
愛知万博のこと、もう忘れちゃったの？

わすれちゃうほどの爺なんだよ、許してやれ

哀・恥丘博か

>>590
ミニグラフ実用化してみないもんかねえ

>>345で書いたNVIDIA GT300ですが、予想通り『6月にテープアウト予定』は製品版の
シリコンだったようで、デバッグ用のファーストシリコンは既に社内に存在しているとTheo
ValichのBSNが伝えています。
http://www.brightsideofnews.com/news/2009/5/16/nvidia-g(t)300-already-taped-out2c-a1-silicon-in-santa-clara.aspx
　　--------------------
　　According to our sources, nVidia got the silicon a while ago, meaning that the chip
　　taped out between January and March. The silicon is A1, but neither of our sources
　　wanted to confirm is this the final silicon or will nVidia be forced to tape out A2 silicon
　　to get production-grade yields.
　　--------------------
GT300の仕様は、BSNの過去記事の通りとのこと。
http://www.brightsideofnews.com/news/2009/5/5/gt300-to-feature-512-bit-interface---nvidia-set-to-continue-with-complicated-controllers.aspx
　- 512-core
　- 512-bit GDDR5 interface (256-280 GB/s)

ただし、量産版シリコンについてはTSMCの40nmプロセスにまつわるごたごたで、順調に6月テープ
アウト、10月製品出荷とはいかないようで、最悪の場合32nm世代まで出てこない可能性があるとか。

TSMCの40nmってなんか問題があるん？

>>596
当のTSMCが今年の第1四半期会計報告で語った通りです。
http://seekingalpha.com/article/135176-taiwan-semiconductor-manufacturing-company-limited-q1-2009-earnings-call-transcript?page=-1
　　----------------------
　　Michael McConnell - Pacific Crest Securities
　　Looking at 45 or 40-nanometer, could you talk about how yields are going? There's
　　been some talk that yields have been problematic early on. What percentage of
　　revenue you are expecting 40-nanometer to be by the end of the year of total revenue?

　　Dr. Rick Tsai
　　There has been some difficulty in the yields. 40-nanometer is a difficult technology
　　to manufacture. We have invested quite a bit into that technology. We have understood
　　the problem, the root cause of the yield, and actually all the fixes have been implemented
　　in the production line.
　　----------------------

>>345のリンク先の記事を書いた当の本人TheINQのCharlie Demerjian記者は、相変わらず
『6月にテープアウトするのがファーストシリコン』という説に固執しているようです。
http://www.theinquirer.net/inquirer/news/1137331/a-look-nvidia-gt300-architecture
　　------------------
　　According to sources in Satan Clara, GT300 has not taped out yet, as of last week.
　　It is still set for June, which means best case, June 1st. Add six weeks for first
　　silicon, two more for initial debug, and you are at eight weeks, minimum.
　　------------------
ちなみに彼のGT300評は『Laughabee(笑)化したGPUとしては効率の悪いアーキテクチャ』
とのこと。
　　------------------
　　It won't come close to R870 in graphics performance, and it will cost much more
　　to make. This is not an architecture that will dig Nvidia out of its hole, but instead
　　will dig it deeper. It made a Laughabee.
　　------------------

いまの延長ならDX11世代のATIには期待できない

なんか、どれかがハブられそうな構図だな。

ソフトGPUのIntel
x86を持ってないNVIDIA
ピークFLOPS数は高いが空回りVLIWのAMD

>>595の『予想通り』ってのは>>391を参照のこと。

DX11世代で、へんに期待が高まるのはlarrabeeだが
当面GPUでの主流はDXであり、その点ではnVIDIAの優位は揺るがないだろう
サブとしてもDXCS,OpenCLは標準規格であり、CUDAも其れなりに広まってるし
ATIがDX11世代でもこのままなら、ひとまず御絵描き以外には期待できない

nvidiaはAGEIAを買っていて正解だったなぁ
なんだかんだいっても、アピールできるものが在るってのは良いもんだ
ひょっとするとハード的にもAGEIAの技術が取り込まれるかもね
今のままだと効率悪すぎだし

仮にAMDに買収されていたら、パフォーマンスが出なくてポシャッてたかもPhysx

>>600
すべてを持っているVIA/S3 Graphicsですね
（ただし、ヤル気はあまりない）

IBMが英国で開催されたデータセンター関連の会議で、『数年以内にほとんど全ての
(大型)サーバーは水冷になる』と語ったとのこと。
http://www.eweekeurope.co.uk/news/all-servers-could-be-water-cooled-in-ten-years--says-ibm-909
　　----------------------
　　"We'll see a return to liquid-cooling in most IT solutions," said Doug Neilson, a
　　consultant in IBM's systems and technology group, at the IDC Enterprise Data
　　Centre conference in London.
　　----------------------
IBMは水冷には積極的で既にPower 575のような製品も販売しています。
(http://www.itmedia.co.jp/news/articles/0804/10/news094.html)
>>589に書いたように、今や汎用プロセッサですら許容熱出力(=冷却能力)で性能が定まる
という事実も明らかになっており、ハイエンドプロセッサを搭載するシステムでは不可避の
方向性なのかもしれません。

昔、こんなことを書いたのも思い出しました。
http://pc7.2ch.net/test/read.cgi/jisaku/1095271508/196
　　=======================
　　196 名前：MACオタ＞190-193 さん 投稿日：2005/03/29(火) 12:59:39 ID:BARIIql5
　　　　>>190-193
　　　　次世代というくくりで言えば，もはやクロックと消費電力に関係わ無いとも言えるす．
　　　　クロックわ電力制限の範囲内で動的に変化するもので，性能指標わ「許容消費電力」で表される
　　　　という、車やオーディオアンプみたいなモンになるすよ．
　　=======================

もしも『ハイエンド=(部品としての)プロセッサのグレード』ではなく、『ハイエンド=許容消費電力』
の時代が来れば、システムベンダも単なる箱屋から脱却して、技術と品質で勝負できる良い
時代が来るかもしれませんね。

そういえばDELLがnanoなserverだすな
フォルトゥナとかいう

>>605
このニュースですね。
http://www.theregister.co.uk/2009/05/15/dell_does_via_nano/

>>603-604
水冷化で"許容熱出力(=冷却能力)"を拡張できても
相変わらず消費電力は増やせないと思うのだが、どうか
それともその頃には電気代安くなりそうなのん？

ちょっと毛色の違うニュースですが、上でも書いたIBMの水冷POWER6サーバー、Power 575
で構成したスーパーコンピュータ"Huygens"が囲碁で人間のプロに勝ったそうです。
http://www.sciencedaily.com/releases/2009/05/090514083931.htm
　　-------------------
　　Open 2009, held in Taiwan from February 10-13, the Dutch national supercomputer
　　Huygens, which is located at SARA Computing and Networking Services in Amsterdam,
　　defeated two human Go professionals in an official match. This is the second victory
　　of Huygens playing Go against professional players.
　　[中略]
　　Huygens, an IBM Power 575 Hydro-Cluster system, is the national supercomputer and
　　located at SARA Computing and Networking Services in Amsterdam. The system,
　　which is in production since August 2008, has a peak speed of 60 trillion calculations
　　per second (Teraflop/s), 3328 Power6 processor cores at 4.7 GHz, a total memory
　　capacity of more than 15 TB, and almost 1,000 TB disk capacity.
　　-------------------

上のニュース、一応コンピュータ側に七目とか六目とかのハンディが与えられていたとの
ことです。

MoGoは、既にアマ県代表級もしくは奨励会クラスだから
6子は置きすぎだと思う。今さら記事になる理由がよくわからない。

元のがx86版だから、Powerに載せ替えたのが物珍しいって話かね。

どれだけ置いたのがどのくらいのハンデなのかわからん
プロと対決するとして、6つ置かせてもらって互角っていうとどの程度なんだ？

>>610
　　-------------------
　　元のがx86版だから、Powerに載せ替えたのが物珍しいって話かね。
　　-------------------
プロセッサアーキテクチャよりも3,000-wayを越える並列システムに移植したことの方が、
よほどスゴい事だと思いますが？

>>612
いや、あんまりすごくないだろ。
この板でもやってる蛋白質解析とまではいかんけど、極端な分散型計算だから。
つーか、情報処理学会誌くらいながめてないの？

>>613
　　----------------
　　極端な分散型計算だから。
　　----------------
(笑)
"Modification of UCT with Patterns in Monte-Carlo Go"
http://hal.inria.fr/docs/00/12/15/16/PDF/RR-6062.pdf
　　================
　　A straightforward parallelization of UCT on shared-memory computer is made and has
　　given some positive results. Parallelization on a cluster of computers can be interesting but
　　the way to achieve that is yet to be found.
　　================

>>607
チップの温度が下がるとリーク電流が減るので、冷却による消費電力の
減少分が冷却に要する電力を上回ることがあり、結果的にシステム全体
の消費電力を減らせる場合がある
また、消費電力を一定とすればアクティブ電流として使える電力が増える
ことになる

こういうものは細かい通信や負荷分散などで>>613が考えるほど簡単なものではないのだが、
BlueGeneを入れてしまった所では皆泣きながらすることなので、スゴイというほどではないでしょう

あ、もちろんスゴイ性能を出せばスゴイです

>>616
　　----------------
　　BlueGeneを入れてしまった所では皆泣きながらすること
　　----------------
Blue Geneじゃ無いのですが…

BlueGeneのユーザーなら誰でもする行為なので、他機種ユーザーがやっても格別スゴイというほどのものではないということです

Huygensはノード数が100のinfiniband接続の普通のクラスタなのに、
　『グリッドと同じ』
とか
　『Blue Geneみたいなもの』
とか、極端な意見ばかり出てくるのは何故？？
http://huygens.supercomputer.nl/

BlueGeneみたいなもの、などとは言ってないわけですが…

T2Kと同じ系統の、リッチノードクラスタだわな。
ちなみに読みはホイヘンス。

将来はブレードサーバーの後ろにクーラントIN/OUTコネクタとかついたりするのかなぁ
ほんででっかい室外機で１元的に冷やすの
正直水冷って部品レイアウトの自由度が増す以外に何の利点も無い気がする

サーバが水漏れでダウンとかありそうだよな
高級機ならCRAY2みたいにどっぷり使っても大丈夫な液で冷やすとか

>>609
どうでもいいがMACオタは囲碁について
全然知識が無かったんだな
6，7子置くのと6，7目のハンデじゃ
まるで次元が違う話になるのに

>>623
マシンがひんやりしてるし、静かだし

>>625
　　-----------------
　　6，7子置くのと6，7目のハンデじゃまるで次元が違う話になるのに
　　-----------------
済みません、全然違うらしいですね。同じ指摘がされている/.のスレッドを
見ました。

MACオタさん、ついでに私の発言を捏造したことも訂正して欲しいものです
謝罪はしなくていいですから

>>628
Blue Gene対応に移植する手間と、SMPマシンのクラスタへの移植が、どちらも
『泣きながら行うモノ』という説明を、私でも理解できるように説明いただいてから
にします。

それは別問題だろうよ。

>>629
一般論として、BlueGeneに移植するのは泣く程大変ですが、SMPクラスタへの移植はそこまで大変ではありません。

> どちらも 『泣きながら行うモノ』

というのはあなたの誤解でしょう。

理解する気のない奴に説明しても無駄

>>631
解説感謝いたします。それでは、このココロは？
>>619
　　--------------------
　　BlueGeneのユーザーなら誰でもする行為なので、他機種ユーザーがやっても格別スゴイ
　　というほどのものではない
　　--------------------
私には同じレベルとして語っているように読めました。

『並列化』という共通点はあるものの、Blue Geneとクラスタでは得手不得手は大きく異なる
筈です。それ故にBlue Geneという異形のシステムが存在しえるのですから。

BlueGene(/L)のメリットはまず筐体の小ささやの電力効率の良さで、
貧弱なノードが多数つながっているというアーキテクチャは、おしなべてプログラムが書きにくいものです
SMPクラスタはプログラムの書きやすさという点ではかなりマシ

Tukwilaは更に遅延するとのこと。新しいリリース予定は2010Q1とか…
http://news.cnet.com/8301-13556_3-10246293-61.html
　　---------------------
　　During final system-level testing, we identified an opportunity to further enhance
　　application scalability best optimized for high-end systems. This will result in
　　a change to the Tukwila shipping schedule to Q1 2010.
　　---------------------
もはや『順調に遅延』とか冗談を言ってる場合でもないような気がするのですが。

これはひどい
一世代どころか二世代前のプロセスになってしまうのか

そんな冗談を飛ばせるあたり
Intel的にはもう切り捨てたいんだろうなぁ

Nehalem EX が先に出ちまう可能性が高いな

メモコンをFB-DIMMからDDR3対応に作り直してるんだっけか？

ファーストシリコンは2007年に公開済
http://itpro.nikkeibp.co.jp/article/NEWS/20071031/286087/

その話は嘘臭い
ISSCC2009のBecktonもFBD2のままだったし

Tukwila is tracking to 2X performance versus its predecessor chip.

2倍しか早くならないとか絶望的だな

>>635
階層並列化しなきゃならない苦労をさっ引いてもSMPクラスタのほうがまだマシかな。
あくまで比較論、どっちも大変

あえて暴言吐いちゃおう
BG/LとかCellをマンせーするヤシって
本当のところコンピュータを分かってない、使い込んだこともない、
上辺だけで物を言っている
デジタルデバイドに毛が生えたレベルの「知ったか」だと思う。
ジャーナリストや研究者に以外と多かったりしてｗ

なお、B/Fをすぐ持ち出して
そういう単純な数個のパラメーターだけで
コンピューターの優劣を決めつけるヤシも同類ね

blog.livedoor.jp/tackieXX/
が女中のURLなのだが
tackieの由来はわからん
代用のあだ名か？湯屋の女中は俺のものってか

みなさん、一生のお願いです
忘れてください

以前から伝えられていた通り
FB-DIMM2メモコン＋マザー上でDDR3regへ変換するMill Brook、
方式を諦めてないとすると
TimnaのMTH/MPTよろしく、どつぼにハマってる可能性が。

NECエレとルネサスの事業統合は必ず「成功」する
http://pc.watch.impress.co.jp/docs/column/semicon/20090522_169737.html

この間失敗するって言ってなかったか？

と思ったら統合そのもの成功って意味か

こういうレトリックはよくあるから気にすんな
セガだってドリキャスのときにやっただろ

単に客寄せで目立つタイトルつけてるだけだろ
こういう奴が一番腹立つな

TSMCが大きく順位を下げる、2009年1Q半導体上位20社に変動?IC Insightsの報告
http://www.sijapan.com/content/l_news/2009/05/lo86kc000000gtrg.html

>>644
お前珍しくマトモなこと言ってるなｗ

>>654
先駆者に価値を見出さないヒト達(笑)

>>644
とりあえずSIMD系強化したコアを8以上をリングでつなげば
なんでもCellのパクリだぞ。
命令セットの対称性とか、キャッシュとかは関係ない。
POWER4やNiagaraもCellの前には存在していないことに。
これがCELL脳の恐怖だ。

>>655
マンセーしなけりゃ価値を見出したことにならんのか
両極端で幼稚な奴

お前ら人間じゃなくてCPUを語れよ

>>658
専用機に毛が生えたようなものを、夢見て過大評価してマンセーする奴は
おっと

>>656
単細胞なんだからゆるしてやれよ。w

>>656
あれ？NiagaraってSIMD強化だっけ？
Power4やNiagaraってリングだっけ？

Niagaraって普通に古そうなスペックのコアを4Threds/Cycleにして
クロスバスイッチで繋いだものだったと思うので(記憶が怪しいけど)
SIMD (データレベルの並列) ではなくて命令レベルの並列だと思うんだけど…違った？

# というか，NiagaraみたいなWebアプリ用とかRMIとかが出してるようなネットワークプロセッサーだと，
# SIMD強化しても効果が薄いと思うんだ…

SSLとかGDとかいくらでもSIMD使うところあろだろ

>>661
POWER4もNiagaraもCellとは大夫違うが、
Cell以前にマルチコアはなかったかのような発言をする人が
たまにいるからあげたまでだ。

859 ：名無しさん＠お腹いっぱい。 [sage] ：2009/05/09(土) 15:49:16
>>852
おまえ、人に指摘されても、聞く耳もってないようだな。

AVXは、当分はSSE2のベクトル長を倍にしたものに毛が生えた程度だ。
ゲームや科学技術計算ではない、エンタープライズのアプリはSIMD化できんよ。
x64命令についてはコア数増加で、性能向上は続くだろうね。

自分の勝手な誤解に基づいて相手を罵倒するのは、恥ずかしいぞ。

861 ：名無しさん＠お腹いっぱい。 [sage] ：2009/05/09(土) 15:59:56
> ゲームや科学技術計算ではない、エンタープライズのアプリはSIMD化できんよ。
「ベクトル化」はゲームや科学技術計算以外に使えないと思ってるんだな。
それだと後藤さんの記事は一切理解できないだろ?

「聞く耳もってない」とはなんともトホホな....w

865 ：名無しさん＠お腹いっぱい。 [sage] ：2009/05/09(土) 16:55:49
勘定系 基幹系 情報系 でSIMDなんて糞の約にもたたんだろ

867 ：名無しさん＠お腹いっぱい。 [sage] ：2009/05/09(土) 17:10:07
>>865
たとえばこんな話
ttp://knight.dip.jp/index.php?p=256

勘定系 基幹系 情報系 は memcpy()使わないんだっけかw?

＃ どこまでアホなんだ。とどまるところを知らんwwww

877 ：名無しさん＠お腹いっぱい。 [sage] ：2009/05/09(土) 18:08:27
>>861から>>864まで4連投か。
よほど悔しいと見える。

「リッチな回路」ってのはSunの人がIntel批判として言ったことなんだが、
いまだに理解できないらしい。

いちど先入観で染まってしまうと、もうダメね。

882 ：名無しさん＠お腹いっぱい。 [sage] ：2009/05/09(土) 18:17:05
>>867
コンパイラが用意したmemcpy()の実装が遅くて自作したことがあるんだが、
memcpyの高速化のポイントはSIMD演算なんかじゃないよ。

拡張命令は使うが、それは、キャッシュのプリフェッチ制御と、
幅が広いという理由でSIMD用のレジスタにロード/ストアするだけ。
SIMD演算なんか、しない。
つまり、128bitのスカラー処理なんだよ。

拡張命令がなかった頃は、
FPUのレジスタが64bit幅だったんで、
浮動小数点でもないのに、FPUのレジスタを使ってコピーしてたなぁ。

883 ：名無しさん＠お腹いっぱい。 [sage] ：2009/05/09(土) 18:19:24
>>882
はあ。またズレた話ですね。なんのすり替えですか?
だれか本気にしてるとでも思ってるのかこの「リッチな回路」が

885 ：名無しさん＠お腹いっぱい。 [sage] ：2009/05/09(土) 18:22:30
>>883
自動ベクトル化できる部分は少ないってことくらい、すでに既出のレスを読んで理解しろよ。

889 ：名無しさん＠お腹いっぱい。 [sage] ：2009/05/09(土) 18:33:09
>>885
正味無知なんだな。標準ライブラリの SIMD使った高速化とか、枚挙にいとまがないぞ。
後藤さんも、Intelも、その他の誰も、おまえみたいなことは言ってないぞ。
すこしは勉強して知識つけろよ。性格も直せよ。最悪だぞw

893 ：名無しさん＠お腹いっぱい。 [sage] ：2009/05/09(土) 18:54:31
>>889
SIMD化率は50%もいってないんだが。

897 ：名無しさん＠お腹いっぱい。 [sage] ：2009/05/09(土) 19:01:14
>>894
1. *当分の*AVXはこれまでの SIMD拡張と大差ない
2. SIMD拡張はゲームや科学技術計算にしか*大きな*効果がない
3. x86命令は今後も*使わざるをえない*
4. x86の速さの決め手は*スケールメリットによって強引に実現した*「リッチな回路」

ちゃんと理解しようぜ。

Intelが莫大な投資をしてる最先端プロセスと開発力でSPARCを実装したら、
Sunのそれよりも、かなり高速なものができると思うぞ。アーキテクチャだけでなく論理設計が一緒でも。

900 ：名無しさん＠お腹いっぱい。 [sage] ：2009/05/09(土) 19:05:57
>>897
いいから後藤さんの記事ひゃっぺん読んでこいや。アホか。

901 ：名無しさん＠お腹いっぱい。 [sage] ：2009/05/09(土) 19:06:52
>>900にとっては後藤さんの記事はバイブルだそうです。

904 ：名無しさん＠お腹いっぱい。 [sage] ：2009/05/09(土) 19:27:09
後藤さん、後藤さん、後藤さん

>>663
　　----------------
　　Cell以前にマルチコアはなかったかのような発言をする人
　　----------------
正直な話、あなた以外にそんな時系列をすっかり忘れているヒトがいるとも思えませんが(笑)
当時の世間の話題を日付順にどうぞ。
http://pc.watch.impress.co.jp/docs/2004/0227/kaigai069.htm
http://pc.watch.impress.co.jp/docs/2004/0609/kaigai095.htm
http://pc.watch.impress.co.jp/docs/2004/0609/kaigai095.htm
http://pc.watch.impress.co.jp/docs/2004/0809/kaigai109.htm
http://pc.watch.impress.co.jp/docs/2004/0812/kaigai110.htm
http://pc.watch.impress.co.jp/docs/2004/0911/kaigai119.htm
http://pc.watch.impress.co.jp/docs/2004/1006/kaigai124.htm
http://pc.watch.impress.co.jp/docs/2004/1202/kaigai137.htm　<- CELL/B.E.詳細公表

>>664-665
引用元はちゃんと書くことをお勧めします。
http://pc12.2ch.net/test/read.cgi/unix/1239259163/859-904

というか、あんまし長い引用は、特にネットのやり取りの引用だと
要約つけてくれるとありがたいですね。

一人がすっきりまとめた文章とかじゃないから、何が言いたいのか
どこを見るべきかが、第三者にはわかりづらいです。

あと、引用者の意見とかもあれば助かりますかね

>>644
これはつまりJavaマンセーってとこ？

痛いな・・・
おれの職場なんかも実はSIMDと無縁かもなｗｗｗ
俺？ただの趣味

> Intelが莫大な投資をしてる最先端プロセスと開発力でSPARCを実装したら、
> Sunのそれよりも、かなり高速なものができると思うぞ。アーキテクチャだけでなく論理設計が一緒でも。
断じてない。

SPARCじゃない。

結局RISCなんて垂直演算密度が小さすぎて整数演算弱いんだよ

x86のパフォーマンス上の強みは可変長命令による高度なメモリアドレッシングモード。
あと加えて、利用頻度の高い命令は1〜2バイトで済む命令のコンパクトさ。

RISCでアウトオブオーダやってもまずロードと後続命令の依存関係を自前で何とかしないといけない。
SPARCなんていくら金かけても金かけるだけ無駄だよ。
x86は抽象度が高いアーキテクチャだからモダンな設計が

SPARCは今となっては古くさい実装をアーキテクチャ定義に組み込んでしまったから
モダンなマイクロアーキに置き換えることが出来ない

>>672
Sunスレの信者に説いてきておくれよｗ

>>666
最初の記事でTukwilaが2006年とか書かれてて泣けた

x86のアドレシングを賛美する奴は初めて見た

どこまで速くなるかはやってみないとわからないが、x86ほど金かければたいてい速くなるわな

つーかx86のアドレッシングは当時のCISCにしては貧弱な方だと思うが

老害はセグメントの時代の知識で止まってるからな

ディレイスロットだとかレジスタウィンドウが性能引き上げる上でいかに害悪かは
全く柵の無い状態でスタートしたCell SPEやItaniumで採用されてないこと見ればわかるだろう

なんならAtom対UltraSPARCのベンチが必要か？

Java VMがスタックマシンなのがSPARCに対する最大のアンチテーゼなのかな、と。

UltraSPARCとか引き合いに出すなよﾊｹﾞが
せめてPower7とcore i7の対比ぐらいにｼﾄけってんだ

SPARC64も忘れないで…

ﾁｮﾄ待て、ディレイスロットって、インターﾛｯｸ回路のトランジスタ数を実装できる前の代物で
性能向上が目的の物ではなかった希ｶﾞｽんだが。
でその後結局おーだリングが実用的になり、ディレイスロットなぞというものを
過去の産物に押し流すとともに
命令並列投入・実効による性能向上を果たした(時期があった)そう言う流れじゃなかったか
止むに止まれずの手段と性能向上の技法を同列に見なしてないか？
まいいけど。うちの後輩でもなんでもないし。

>>683
> ﾁｮﾄ待て、ディレイスロットって、インターﾛｯｸ回路のトランジスタ数を実装できる前の代物で性能向上が目的の物ではなかった希ｶﾞｽんだが。

パイプラインプロセッサでは、分岐が確定した頃には何命令がフェッチが済んでいるから、それを勿体ないから捨てないというやつだ。
100%性能向上のためのもの。
パイプライン段数によってスロット数が変わるのですぐ盲腸化し、分岐予測が採用されるようになって無意味になった。
元々はマイクロプログラムでごく一般的な手法だった。

ロード遅延スロットは、メジャーどころではR2000/3000にだけあるのかな。R4000にはない。その間のR6000にも多分ない。
R4000はインターロックの塊。

あらかじめ、想定される全分岐と、それに入力される全データと、それから出力される全ての結果を
フラッシュメモリやHDDに用意しておいて、ヨーイどんで複数のコア(1億個くらい)がそれらの入出力
データを常に保持するようにしておく。

ホストプロセッサは、要求される演算がどこのコアで行われるべきかを検出し、そのコアに問い合わせ
て出力をもらってきてメインストリームプロセッサに渡す。

メインストリームプロセッサはそれをHDDに書いたりホストに渡してHDDにほおりこんだりみたいな。



だんだんわけが解らなく(ry

アカシックレコード噴いたｗ

要するにさ。

必要に応じてコアの動作数を増減して、想定される入力に対する全出力を、総当り戦ですべて
計算したらいいんじゃないかなと思ったわけ。

ただゲームみたいな逐次処理にはまったく向かない。

>>686
このまま死んでしまいたい〜

あれ？
いつのまに量子コンピュータのはなしになったの？

湯谷の女中、拝命ー。ﾆﾔﾘ

>>684
意義有っ。
ﾃﾞｨﾚｲｽﾛｯﾄをnopで梅酢、命令の順番を入れ替えて配置するｽｹｼﾞｭｰﾘﾝｸﾞの最適化は性能向上の為のもの
がしかーし、loadやbr命令の直後にﾘｿｰｽの依存する命令を配置したら結果不正を起こすのは、制約ｼﾞｬﾏｲｶ？旦那〜

CPUアーキテクチャとして見てもJava VMについてはSunは良い仕事をしたと思う
だがSPARCだけはない。

>>691
MAJCどうよ

>>690
制約といえば制約だが、それゆえわざわざ遅延スロットという名前がついているわけで、それが何か？としか言いようがない。

サンの人にJavaVMの説明を受けたときには

なぜスタックマシンか？
・コード検証
・コード密度
・効率的実効

みたいな感じだったぞ
個々は必要ならそれぞれ説明する

>>693
なんせ昭和産まれな揉んで、stack machineといえばFORTHのｱﾚを思い出すクチで、
一部には熱烈な信者もいると風の便りに聞いている。
Javaも含めﾊﾟﾛｯﾄ等あの類の動的言語のVMにstack machineがｺｰﾄﾞ検証、
ｺｰﾄﾞ密度および実効効率の面において他のarchitectureよりも明らかに優れていると
言い切れるとは、例え真実であったとしてもやにわに信じられない。
売り込むための色々な口八丁は、この世の常だしさ、尤もらしく何とでも言える面もあるしさｗ
でも、もし彼らの説明が説得力・根拠のあるものならば大変興味深い話。
かといってここでいきなり詳しい話を説明して貰うのも申し訳ない。
まずは、参考になるURLを張る、あるいは
彼らが説明したという、ｺｰﾄﾞ検証、ｺｰﾄﾞ密度、実効効率の三点に関する
stack machineの優位性を一行ずつくらいにかいつまんで
まずは書いてもらえると、ありがたいかも、です。

万能は無能
では汎用は？

そのアナロジーで言えば、専用だろﾊｹﾞが。
つか逆を取れば無能は万能。非論理言葉遊びイラ内。
いや中途半端な論理性よりも、結論の合理性を欲す。
なぜなら論理は前提条件を選択しさえすれば、いかなる結論も導き出せるから。
パラダイムが切り替わる時代の節目をいい加減感じ取れよ

湯屋は忘れろつってるだろ

>>680
Javaのバイトコードに関しては、御大同士がHotChips v3で遣り合った伝説の抜粋がここら辺に。
ttp://www.cqpub.co.jp/DWM/contents/0006/dwm000600261.pdf

正直、納期に追われてPASCALのPコードを参考にした、とかに一票入れてみたい…(w

JAVA VMってJITで高速なバイナリ生成するのに向いてるの？LLVMとはだいぶ異なるもののようだけど。

コンパイルでソースコードの情報を失うようであればバイナリ生成で不利になる可能性がある
Javaの場合は逆コンパイルもできるようなので、この点については原理的には問題なし
ただし「便利な形で」ソースコードの情報を参照できるとは限らないので、不利になる可能性はある

JavaVMはスタックマシンだが、バイナリ生成時にはまたSSAに戻すので二度手間ではあるが致命的ではない

ﾊｲ！先生〜！
SAA、じゃなっくてっSSAって何でつか！
いやまじわからんので、今日は教え君の立場です

コード検証については当時の論文を見つけられなかった
レジスタマシンだと最悪で実行パスをすべてたどる必要があって指数時間になるが
スタックマシンだと深さ優先探索ですむので線型時間、という話だった

コード密度は古い古いトピックなので、とりあえずウィキペディアでも見てくだちい
http://ja.wikipedia.org/wiki/%E3%82%B9%E3%82%BF%E3%83%83%E3%82%AF%E3%83%9E%E3%82%B7%E3%83%B3
当時は33.6kモデムの頃なので、コード密度はアプレットのダウンロード時間に影響する

スタックマシンのインタプリタは、ちょうどスタックキャッシングが発明された頃で、レジスタマシンより速いというのが定説だった
http://citeseerx.ist.psu.edu/viewdoc/summary?doi=10.1.1.52.9222
最近はレジスタマシンのほうが速いという研究もあって(上と同一人物)、命令数が少ないので間接分岐のオーバーヘッドが減少するからのようだ
http://www.usenix.org/events/vee05/full_papers/p153-yunhe.pdf

SSAも説明めんどくさいので
http://ja.wikipedia.org/wiki/%E9%9D%99%E7%9A%84%E5%8D%98%E4%B8%80%E4%BB%A3%E5%85%A5

>>702
�dｸｽｺ。今日まで静的単一代入の略を「SAA」だとばかり思い込んでたｵﾚｶﾞｲﾙ…orz
伝聞のことを聞伝だとばかり思い込んでいたように…ま、いい、このくらいの恥は旅の掻き捨てさ。
それはさておき、バイナリ生成がnativeを指すならば、interpreteも可能な
というか主目的としたstack型中間言語もその入力として使えるというのは一理あるというか当然か。
むしろ主題の密度や効率の方が検証しにくいな。色んな論文あるだろうし

密度に関しては、registerのfieldがいらないぶん命令長が短くなるからそれに応じて密度が高くなる
と言う安直な解釈でいいのか？逆に、命令数の増減に影響はないのか？topicsはこのくらいなのかな？
stackはmemoryだから性能云々はﾁｮｯﾄｵｲといてさ、、、

密度についてはその通り
命令数は増えるが、命令長が短いのでトータルでは密度が上がる

インタプリタの実装では、スタックトップはメモリではなくレジスタに置ける
スタックが空の時にスタックを参照する命令を実行するとエラーだが、
これはバイトコード検証であらかじめはじいてあるのでノーチェックで良い

一工夫すればスタックの上２段をレジスタにキャッシュすることもできる

load x
load y
add

というシーケンスを考える
最初のload命令でレジスタAに値をキャッシュする
次のload命令では別のレジスタBにキャッシュしたい。どうすればいいか？

最初のload命令の実行後、スタックレベルに応じてインタプリタを切り替えればよい！
つまり、別のインタプリタループのloadルーチンを実行し、そこでレジスタBにキャッシュする

addルーチンは加算結果をレジスタAに置き「スタックレベル＝１」のインタプリタに戻る
add命令はオペランドを二つ使うため、「スタックレベル＝２」のインタプリタにだけ実装すればよい

インタプリタの切り替えは、ただの状態遷移なのでオーバーヘッドは皆無である

Nehalem-EXのトランジスタ数は怒涛の23億だってな

>>705
「スタックレベルに応じてインタプリタを切り替え」のくだりが直ちには理解できないがﾁｮｯﾄ考えてみる。
continuationやdual-stackとはぜんぜん別の話だよなぁ…
が、しかーし、効率とｺｰﾄﾞ検証についてはまだ眉毛に唾を付けている。
stack machineならrandom access性を低減可能だからｺｰﾄﾞ検証の集合発散が起きにくいとかそんなは話とは思えンし
逆にstack machineが間接参照の制約に繋がるからメリット…とかいう話なら、それは、それは、、、
物事の本質からずれてしまうから、多分ぜんぜん違うと期待したいYO
なぜなら間接参照や…集合を扱う…問題は…ｲｶﾝ、不二子が来た…

ebx 仮想PC
esi, esi スタックキャッシュ

Lv0_load:
　　 mov eax,[ebx]
　　 add ebx,4
　　 mov esi,[eax]
　　 jmp Lv1_dispatch

Lv1_load:
　　 mov eax,[ebx]
　　 add ebx,4
　　 mov edi,[eax] <---- ここと
　　 jmp Lv2_dispatch <---- ここがちがう

Lv2_add:
　　 add esi, edi
　　 jmp Lv1_dispatch

コード検証というとある種の不動点を求めるわけで、
レジスタマシンならフローにそって収束するまでぐるぐる回らないといかんのだが、
スタックマシンなら状態はただ一つ、スタックレベルしかないので合流すればそこで解析終了、
といった話だったような気もするが大嘘かもしれん

IPのロイヤルティだけで食っていけるARM
IPをオープンにしても泣かず飛ばずのUltra SPARC

EUの宇宙開発かどっかの機関が、縛りを嫌ってSPARCを採用という話もあったけどね

スペースシャトルは8086らしいが後継のオリオンは何使ってるんだろう

時事ドットコム：１６歳イラク移民少年、数学の歴史的難問解く＝ベルヌーイ数を説明―スウェーデン
http://www.jiji.com/jc/a?g=afp_sci&k=20090529022448a

http://pc12.2ch.net/test/read.cgi/unix/1242038454/l50

UNIX板のSUNスレでx86が出ると、荒れ気味になる。
x86が嫌いなのかな?

まるっと存在を忘れられて話題にも上らないIA64よりマシでは

>>714
日本軍の好きな半可通ミリオタみたいなもんだからねえ、あそこの連中は

そもそもSunはファブレスメーカーで製造委託先は（ｒｙ

>>710
ARMとSUNの会社規模の差を考えろと。

ARMがSunをも凌ぐような巨大企業だとでも思ってるのか？

>>717
今はまだ TI？
将来は富士通という話もあったけど，もう移行したかな？

TI自体がIntelに委託するなんて話も

ぢゃあBurrBrownのOpAmpをintelが製造することに…？
# スレ違いだけど


ありゃTI→富士通かと思ってたけどTSMCだったか
http://www.itmedia.co.jp/enterprise/articles/0802/20/news016.html

>>721
　　-----------------
　　Intelに委託する
　　-----------------
また妄想が始まった様で(笑)

アホペニス君がまた恥さらしてるな
ちなみにTIは32nmは自社開発辞めたんで


ttp://www.dailytech.com/Intels+CEO+Paul+Otellini+Talks+Tech+Strategy+and+Future+Directions+Part+2/article14420.htm

> ・5年以内にIntel製品の大部分がSoCになる。
> ・一部製造リソースをTIやSonyといった主要な顧客に回すかも知れない。TSMCと競争することは考えていない。
> ・VistaはAtomでも動くが誰もそれを使っていない（笑）

ｱｸｾｽ規制に巻き込まれていたがやっと解除されたわ。

しっかし、お前ら目くそ鼻くそなのにホント仲悪いな。
同類相哀れむって言葉があるが、逆に似たもの同士の反目もありがちなんだよな。

>>708
Lv[12]_dispatchの先がないのであれだが、
stack上で複数streamへのaccesの中間codeが隣接していたらcachingするregisterを分けて
dispatchする事でinterpreterを高速化する実装技術があると言うことでおＫ？
コード検証については、ｵﾚとしてはﾀﾞｳﾄだす。

> Lv[12]_dispatchの先がないのであれだが、

どちらも1バイトフェッチしてテーブルジャンプ
テーブルの中身が違う

> stack上で複数streamへのaccesの中間codeが隣接していたらcachingするregisterを分けて
dispatchする事でinterpreterを高速化する実装技術があると言うことでおＫ？

streamって何？
インタプリタ自体がpush/popで遷移するステートマシンになってるだけだけど

> コード検証については、ｵﾚとしてはﾀﾞｳﾄだす。

どこがダウトなん？

> コード検証というとある種の不動点を求めるわけで、
> レジスタマシンならフローにそって収束するまでぐるぐる回らないといかんのだが、

この部分は、間違いのない事実だよ
コンパイラの吐いた良形のコードだけではなく、たちの悪いコードも相手にしないといかんので

streamって言うのはね、例えばfoｒ loopの中に複数の配列をaccessするようなstatementがあったとして
それぞれの配列へのaccessは…って書きかけてﾏﾝﾄﾞくさくなったので、たとえば下記を見てﾁｮﾝﾏｹﾞ
ttp://www.google.co.jp/search?hl=ja&q=loop+pipeline+stream+prefetch&btnG=%E6%A4%9C%E7%B4%A2&lr=

esiとediにloadし分けたものは値？アドレス？
突入しないけれど後続の
Lv2_add:
　　 add esi, edi
　　 jmp Lv1_dispatch
を見ると値の様なので、この中間codeは単純なscalar和reductionのようにも見えるし、
2 streamの配列要素のscalar reductionの様にも見えたわけ。

ﾀﾞｳﾄと書いたのはね、
原理的にはチューリングﾏｼﾝでどのような計算もできる筈なんだけれども、
実際には間接ｱﾄﾞﾚｼﾝｸﾞなどによる状態発散の抑制しにくい実装を避けられない現実には無力しに思えるからだよ。

なおムキになって即ﾚｽはする必要はありません。こっちは2chをマイペースでやっているんで。

正直言うと、知人に見られて身元がばれるとｲﾔなので深い議論は避けて
このスレではあくまでおチャラケｷｬﾗでいたい希ガス…

いや、たんに上のほうに書いた
load x
load y
add
に必要なインタプリタのコード片なんだけど。高級言語的には x + y

> 実際には間接ｱﾄﾞﾚｼﾝｸﾞなどによる状態発散の抑制しにくい実装を避けられない現実には無力しに思えるからだよ。

あー、JavaVMのコード検証を誤解している？？
あれはすることはごく限られてるよ

>>729
単純変数のscalar和だったら限られた範囲の中での話と言うことでおＫ？

ああ、一般のｺｰﾄﾞ検証と区別できていない。別物なら用途は狭くね？

単純変数でなくてもなんでもいいんだよ、とにかく
・スタックに積むときは２段までレジスタにキャッシュする
・スタックをおろす命令はレジスタだけで完結する(3つ以上のオペランドを持つ命令は別だけど)
ことでインタプリタのメモリアクセスを減らしているわけ
キャッシュは2段までと決まっているわけではないが、レジスタの少ないx86だと2つか3つが限界だな

レジスタマシンのインタプリタだと、オペコードからレジスタ番号を切り出してメモリ上の仮想マシンレジスタをアクセスしないといけない

> ああ、一般のｺｰﾄﾞ検証と区別できていない。別物なら用途は狭くね？

せまいよ。あと雰囲気ならこれを見て
ttp://hagi.is.s.u-tokyo.ac.jp/pub/essay/hagiya/essay/kensho.txt

>>731
ｵﾚ、萩谷先生、少なからず尊敬してんだよね。H君の手紙の時代から。
最近はDNAとかちょっと方向がそれちまったかなとか残念に(?)思っていたが…
で、内容はというと…あした読むｗ

いわゆるｿﾌﾄｳｪｱの検証とは違うことは分かった。
つか、-verifyオプションのことね…

>>731
東大の教授ってこんな自分の好み丸出しの
程度の低い文章公開しててもやってられるんだ…。
日本って恐ろしい。

中二病かあ、よく名づけたもんだな

こんな恥ずかしい文章を晒し続けられる頭の程度だから、
大学の教授しか出来ないとも言えるな。

>三ヶ月に一回のbitのコラムではくだらないことばかり書いているので、bitの
>編集委員から「やめさせるぞ」といつも脅されたりしている。そこで、少しは
>真面目なことを書こうと色々考えていたが、結局、芸能ネタを書いてしまった。
>(bit2月号を乞うご期待。) その代わり、真面目なことをASTEC Worldに書こう。
↑
つーか、反抗期の馬鹿だろこいつw
こんな身分をわきまえてない恥ずかしい野郎にくれてやる税金は一銭もねーわ。

これはひどい

おまえらもちっちゃい奴らだなぁ
大学の連中なんて見渡せば見渡すほど世間知らずのガキしかいないことくらい常識だろ

ガキっぽいとかいう問題ではないだろ。
精神の病の可能性がある。

こういう単発ﾚｽを見ていると、誰かさんがﾌｧﾋﾞｮｯた時に割り込んできて援護・自画自賛する自演にそっくりだなぁｗﾆﾔﾆﾔ

誰かさんて、誰だよ。
少なくとも俺はそんな卑怯な男じゃないぞ。

ﾋｷｮｳではないがﾋﾜｲだった

団子屋ならぬ玩具屋か

団子さん、最期の落日スレに遊びにきて

ここからワープできますよ
Sun Microsystems 最期の落日
http://pc12.2ch.net/test/read.cgi/unix/1244286002/

どーれ覗いてみようかと思ったが、
そのｽﾚ、言っちゃ悪いがパット見駄ﾚｽ比が高くて、開いて10秒で閉じた。

Sun・Sparcﾏﾇｱって、ITﾊﾞﾌﾞﾙの時のStarFireの売れッ振りと高級そうなｲﾒｰｼに魅せられて
いまだ幻想と憧れを捨てられない人々なのだろうか、よーわからン。
ちなみにStarFireはべらぼうに高価だったが、
ﾁｮｯﾄ真剣に演算性能を評価すると…もう涙も出ない代物(ry
演算性能では見てはいけない物だったのね…

AlphaのSC40だったかな、あれは良くできていたが、
32SMPくらいまで対応してた上位機種がヘタレだったのとなんとなく印象が似ていた。

たしかに玩具屋さんの相手になりそうな人はいそうにないな

随分久しぶりな気が・・・・ｗｗｗ
ヲーーーーーーーーーーーーーーーーウィｗｗｗｗｗｗｗ

そろそろ2ch書き込むのも飽きたなあ

そうか
短い間だったけど楽しかったよ
さようなら

>>750
まぁたまには情報の「一次ｿｰｽ」でも張ってくれたまへ。ｿｰｽの選択は任せる。
web検索したりnewsチェックする手間が省けて、急がしい身としては助かるかもです、だ。
何か実験した結果でも良い。その場合は独善も許す。実体験でかつ新規性が有ればｵﾚが許す。
ｼﾞｬあな。元気でおやりﾉｼ

団子屋さんの後は玩具屋さんが継ぐのか

あと、ﾁﾝﾁﾝばっかこすってないで早寝しろよ。
それからたまにはムキ剥きして日光に当てて剥き癖を付けることも忘れずにな。
あと、寝る前には、ちゃんとｵｼｯｺしろよ、おﾈｼｮしないためにも。
ﾓﾚはもう少し2chで遊ぶが、ﾓﾏへは達者でな〜
ｼﾞｬあな。ﾉｼ

>>753
つがねぇよｗ
クソ忙しいのにｍあんなアフォレス連打できますかいってのｗ

玩具屋さんは下品なんだね

yes, sir。会社でもどスケベで通っている。
ほんじゃお休みな。

>>752
なんつーか、そーいうのは
ブログでやれ

誰もが見るとこに書かないと読まれる自信がない構ってちゃんに成り下がる気はない

>>758
マジレスすると、ブログでは書けないところまで踏み込んだり
差し障りのない範囲で真相や裏話を書けるところが2chの良さよ。
ブログに書くほど自己顕示良くないしさ。
まぁ早めにお休み。
たまには遊びに来ると良いよ。

>>757
おやすみｗ

tes

「SunがサーバプロセッサRockの開発打ち切り」の報道
http://www.itmedia.co.jp/news/articles/0906/16/news026.html

二年半前にテープアウトしておいてこの仕打ち
Scout-ThreadやFGU共有が野心的すぎたのか？

今後はどうすんだろうな
もうちょっとおとなしい設計でやり直すとか？

まだRainbow Falls(Niagara 3)がある
ttp://www.semiaccurate.com./2009/06/09/hot-chips-21-has-stellar-lineup/
>* Sun's Next-Generation Multi-threaded Processor-Rainbow Falls (Sun)

今度はハワイか？

あれ、コードネームはKTじゃないのか

ググったらこんなんでてきたわ

Comments on: Intel releases eight-headed* beast
http://www.theregister.co.uk/2009/02/10/nehalem_ex/comments/
> I don't know where AC got his bogus roadmap from, but he should ask a Sun contact to show him
> the latest public document! The SPARC 64 VII line includes Jupiter+ and Jupiter++, as you'd expect,
> and the CMT line includes Rock and two 40 nm processors code-named RF (Rainbow Falls -
> formerly known as KT) and YF (Yosemite Falls).

pen4は倍速AULがボトルネックになって4G超えれなかったって話らしいけど、
i7とかの今のintelCPUって倍速ALU乗せてるの？

ついでにあげ

CPUなんかにバグなんてあるわけないだろ
プログラムが仕込まれているわけでもあるまいし

素人乙

>>770
2ch素人乙

>>769
マジレスするとCPUにもバグはあるぞ。
プログラムも仕込まれている!
あほは消えろ。

>>771
2ｃｈ玄人さんですか？
今後ともよろしくです

凄い釣り堀

コピペにマジレs…ﾊｯ!

ここまでが一セットの流れ

じゃまたやるからまた頼むよ

>>768
公式サイトで配布されてる資料によると倍速ではないっぽい

>>768
プレスコでは倍速ユニットはなくなった

そすっとだよ、Dothan以降のcore、ヨナとか、instの単純繰り返しでは
throughput3以上でたりする命令もあるわけだけれどもさ、なんか変じゃなぃ〜(↑ｷﾞｬﾙ風上がり口調




↓ｺｺでやにわに寝小便ﾀﾚの、尻の蒼い、嘴の黄色い駆け出しの青二才の登場〜っときたい

半可通の団子さんよ、具体的にはどの命令がスループット３以上になるんだ？

めんどｸｾえ野郎だな…大原が誤認したのナンのってそりゃーもう大騒ぎ
怒って店を飛びだしちまったって騒いでた
ﾊｰﾄﾞ板の過去ｽﾚでもあされってんだﾊｹﾞおやじが

どうでもいいけど、ﾀﾞﾝﾅ、２〜３年前の話だぜ

ﾊｰﾄﾞじゃなくて剥板だた…
ttp://pc10.2ch.net/test/read.cgi/tech/1136527588/

当時まだ処女だったダンゴも出演中だヨン〜ﾊｰﾄ

>>781
inst./clkなのかclk/inst.なのかにもよる



Yonahでも前者なら、NOP

というかNOP以外無いんじゃね？
非対称型パイプラインだし

今年上期のTop500が発表されました。
http://www.top500.org/list/2009/06/100
Top10では1位のRoadrunner (PowerXCell 8i)と2位のJaguar (Opteron QC)は変わらず
新顔はドイツのBlue Gene/PとNehalemクラスタのみでしたが、Top500全体を見ると
各社の新型プロセッサやアクセラレータが新登場しており、なかなか面白気になっています。
プロセッサごとの統計は、こちら。
http://www.top500.org/stats/list/33/procgen

更に日本からの登録はこの状況が最も反映された結果になっていて、面白い状況になっています。
22位 新型地球シミュレータ (SX-9)
28位 JAXA 富士通 FX-1 (SPARC64 VII)
40位 理研 Nehalemクラスタ (Xeon X5570)
41位 東工大 TUBAMEハイブリッド (Opteron + Xeon + Clearspeed + NVIDIA GPGPU)
42, 47, 78位 東大/筑波大/京大 T2K (Opteron QC)
65位 核融合研 SR16000 (POWER6)
69位 東大 Harpertownクラスタ (Xeon E5450)
93位 物質・材料研究機構 SGI Nehalemクラスタ (Xeon X5560)
259位 東京天文台 Cray XT4 (Opteron QC)
277位 東京天文台 自作 GRAPE-DRアクセラレータクラスタ (GRAPE-DR)

x86クラスタ方面ではNehalem-EP発売の遅延で、今年建造のシステムでもHarpertownを
掴まされた不幸な組織が多かったようです。それでも上のプロセッサ別統計にあるように
Nehalem-EPのシステムは33件でシェア6.6%。

AMDに関してはとうとうシェア8.6%と、11.0%のPOWERにすらプロセッサ別シェアで抜かされ
ました
http://www.top500.org/stats/list/33/procfam
それでも発表したばかりのIstanbulをCrayに流して、2システム（128位、131位)をランクイン
させて頑張ったのですが…

コア自体は変わってないからこんなもんか
数増やすのも結構だがいい加減コアにも手加えろと

>>788
理研のNehalemクラスタは発表から異様な早さで稼動しているから
ちゃんとOEMを選べば遅延のせいでHarpertown掴まされるなんて事はなかっただろうね

あれ？ヨナで整数加算が実測2.5ipc、3はk8だっけ、もは記憶もおぼろか…
どっかで3とか5を見た気がすんだが、気のせいだっか…？

ﾊｯ！

　|彡ｻｯ

あ、オタさんだ

なんかアレブログで能澤タソがIBMはSequoiaでTSVを使うとか主張してるんだけど
オタさんはどう思う？

女性は働きたければ働いて､働きたくなきゃ働かない､辛くなったらやめていい｡
そもそも女性に辛い仕事を押し付けないこと｡かといって雑用やらせるのもﾀﾞﾒ｡
それで給与も昇進も平等にね｡ただし残業､転勤､深夜当直させたら女性差別だよ｡
間接差別禁止規定って知ってるでしょ｡なんでも平等にね｡髪形と服装は女性の自由だけど｡
それからｱﾌｧｰﾏﾃｨﾌﾞｱｸｼｮﾝと管理職30%目標もね｡産休育休もね｡当然給与40%保障で｡
主婦と言っても､家事を強制される言われはないし､出産するかどうかは女が決めること｡
でも産まれたら育児を女性に押し付けないでね｡二人の子供なんだから当然でしょ｡
ただし離婚したら親権は母親のものだよ｡育児は女性のほうが向いてるんだし｡

それから働く夫を妻が支えるなんて時代遅れの女性差別｡
これからは働く妻を夫が支えなきゃ｡
あ､もちろん収入は夫の方が多くて当然だけどね｡妻には扶養請求権だってあるんだから｡
それと夫は妻に優しくね｡妻が望まないｾｯｸｽは家庭内ﾚｲﾌﾟだよ｡
夫が妻のｾｯｸｽの求めに応じないと離婚事由になるけどね｡
離婚したら慰謝料とか財産分与とかまあ当然だけど｡
女性はか弱いから母子手当ても生活保護も税金控除も当然だよね｡足りないぐらい｡

それと女性に女らしさを押し付けないでよ｡
そんなの窮屈で面倒だし､いまさら男尊女卑ですかって感じ｡
でも男はやっぱ男らしくないとね｡
いつになったらﾚﾃﾞｨｰﾌｧｰｽﾄ覚えるの?ﾜﾘｶﾝなんてありえないし｡
少子化だって男のせいでしょ｡男がだらしないから女性が結婚できないんだよ｡
え?ﾚﾃﾞｨｰｽﾃﾞｰ?あれはいいの｡
別に私たちが頼んだ訳じゃないし｡店が勝手にやってるんでしょ｡

>>793
　　---------------------
　　IBMはSequoiaでTSVを使うとか主張してるんだけど
　　---------------------
Sequoiaのタイミングかどうかは別にして、自然な推測だと思いますよ。

IBMが将来のexaflopsシステムについてどう考えているかは、この資料とか。
システムにおけるメモリの消費電力見通しや、3D構造について語られています。
http://www.ska.ac.za/ska2009/pdfs/ska2009_elmegreen.pdf

いや、将来的には使う方向ってのは分かるんだけど、Sequoiaで絶対使うみたいなノリだからさ

まあ、いいや
ありがとう

たまたま散策していて、面白いBMT結果を見付けた。

Core 2 Quad vs Core i7 vs Phenom II
◆Q9650を1.00とした相対性能
ttp://pc11.2ch.net/test/read.cgi/jisaku/1233988423/35

並列化されているｱﾌﾟﾘと、ｼﾘｱﾙなｱﾌﾟﾘが混在しているが、それがどれかは脳味噌の皺が多少なりとも
残っている知的生命体なら一目瞭然の筈。まあ、MACオタやダンゴはどうだか知らないがｗ
並列化されているｱﾌﾟﾘのscalabilityについては、同世代archのほぼ同等の周波数のquadとdualの比で
推定できる。
並列化されていないｱﾌﾟﾘの性能は、L2が多いなどによりシリアルの効率が良くて周波数の速い、
すなわちｼﾘｱﾙの性能が最も良いCPUが一番速くなる。あたりまえだ。
linpackのGＦlopsなどという屁の足しにもならないものよりも、こうした役に立つ実ｱﾌﾟﾘの性能比較の方が
はるかに有意義だ。
まあ、それいぜんにシステムソフトも含めてそのプラットホームが、こうした実アプリを直ちに、
そしてちゃんと動かせる物であるかの方が、役に立つという意味で更に大事なんだが、
この意味分かるかどうだか…

メイン機はピークパフォーマンスより実をとってデュアルコアですが何か

>>798
たぶんたまたまだろうとは思うが、よくやった。立派だぞ！ﾖｼﾖｼｗ
(出来の悪い部下がなにかﾁｮｯﾄでもいいことをしたときに誉めて伸ばすときのﾊﾟﾀｰﾝ)

玩具屋さんはノリがちょっとキモイんだよね

構うと悦ぶからやめれ

すまん

皆さん待ち望んでいた、安藤氏のサイトが更新再会しています。
http://www.geocities.jp/andosprocinfo/

更新停止してただけで、書き溜めてはいたんだね

ほんとだ
アーカイブみたら全然途切れてないｗ

HPCSの様なﾈﾀは、はたして今後のﾒｼの種の候補として多少なりとも有望か?
Milepost GCCはprofileベースの最適化の外にどのようにヘテロジニアスな並列化の困難さを緩和させられのだろうか?
までは読んだ。

最近のCPUのキャッシュってタスクスイッチが起こったらどうなんの？
主記憶に書き戻し？フラッシュ？

物理アドレスタグだろ

http://www.blogcdn.com/www.engadget.com/media/2009/07/chrome-partners-rm-eng-tosh.jpg
QUALCOMM freescale TI ・・・HPは関係なしか

宴じゃ

ってことは、PowerPCにもGoogleOSのるのか？

http://japan.internet.com/webtech/20090106/3.html
FreescaleもARM使っているし、こういう話もあるから、PowerPCは関係ないんじゃないかな。

いっそ互換プロセサ事業に乗り出して欲しい
？

符号拡張の対象の名称をカタカナ５文字で

アスホール

ゲハチュウ

童貞ゲハ厨が対象になるかい

安藤さんとこ経由

Report: India to pursue homegrown microprocessor design
http://www.eetimes.com/news/semi/showArticle.jhtml?articleID=218500952

インドがプロセッサを自国開発するってさ
OpenSparcだって

なぜ日本だけが儲からない？半導体世界戦争（上）
http://news.livedoor.com/article/detail/4261451/

>>818
結局、例のシステムLSIがうんぬんの掛け声で
縦割りで提携会社にしか卸さないASICばっかり作ってるモノだから
提携会社の業績が悪くなると途端に自社の業績も悪くなるスパイラル〜(ww

そりゃSCE向け主力ってのはSCEが安泰なら問題ないのかも知れないが>T社

さげ

>>817
中国の龍芯みたいにならなきゃ良いが。

あれは確かMIPS互換で始まってx86互換にしようとしてたから、インドは
それとバッティングしない様にSPARC互換にしたって感じなのかな？

ところで、今CPUアーキテクチャって、何が生き延びてるんだっけ？
x86（x64）、PowerPC（cell込み）、ARM、SPARCくらいは最近でも話題に上るけど……

組み込み用途なんかじゃ、他にもいろいろ残ってそうだけどあんまし知識がない

IA-64を忘れないで…

あとはMIPSくらい？

>>821
龍芯は知的所有権ガン無視で開発始めて後からMIPSと契約結ぶハメになった。
SPARCはオープンになっているのでそういう問題は起こらない。
新規開発するインドが中国の二の轍を踏みたがる訳がない。
>822
俺もあんまり知らんけど最近RXというのが発表された。生き延びているというか新アーキだ。

>>824
RXを入れていいならSX系も入るかな

ホントどれが生き残るんだろうね
でも生き残りにｱｰｷﾃｸﾁｬｰの細かい技術面はあまり関係ない希ガス
ﾋﾞｼﾞﾈｽで勝った者だけが生き残るのみ
ﾕｰｻﾞｰﾆ受け入れられるソリューションと付加価値を提供できる者のみが

ま、アーキテクチャの優劣だけいうなら、最も保守的なx86が生き延びてるわけないんで
ビジネスとか互換性とか、いろんなことがからむよねえ。

TRONチップは使ってみたかったなあ

>>827
Intel自身、身をもってそのことに完全に気が付くまでItaniumなんてものに
莫大な投資をしてしまう程に、x86のレガシーっぷり加減は凄いものがあるな。

そういやiAPX432とかもありましたね…
ﾍｰ、とか思って雑誌の解説記事を読んだものさ。
まだこの世に産まれる前の出来事だから何のことだかｻｯﾊﾟﾘ分かりませんけれども

先生〜ﾉｼ
ｳﾛﾁｮﾛしてたらこんな懐かしいｻｲﾄ見付けました〜
ttp://www.computerhistory.org/exhibits/microprocessors/up2.shtml

iAPX432はx86の一方のご先祖様なのに…

演算ユニットの構成がMMXの元になったんだっけ

それはi860のグラフィックスユニット

iAPX432のメモリ保護機構が簡略化して80286に載った
それをさらに簡略化したのが8086のセグメント

今ならあらゆるコードをネイティブで実行できるプロセサもできるんじゃね？

それはチップサイズの問題だけで、いつの時代にでも可能だった事でわないのか？>>834

8コアCPUつくって、x86とPowerPCとSPARCと……って乗せていけばオK
問題はどうやって信号をとりだす端子を確保するかだな

1コアに全機能載せなくともヘテロジニアスマルチコアでいいじゃん

Appleが実際に開発中なんだっけ

Steve JobsがAppleのタブレット機を大いに気に入って「2010年1-3月に出せ」と至上命令
http://www.pheedo.jp/click.phdo?i=de27023aee79dcd8098518f54d242615

提携をめぐるもう一つの話題は、その新しいデバイスを動かすプロセッサに関してだ。これまではずっと、IntelのAtom説が濃厚だったが、ここにきてにわかに、噂の主役はAppleが昨年買収したチップメーカーPA Semiに作らせるApple独自の特製チップでになっている。
AppleInsiderも同じことを言ってる。Appleのねらいは、Atomよりも電力消費の少ないチップだと思われる。

>>839
おもロイね。アマゾンに影響を受けていない筈はない
と思う。

おいィ？ニュー速に●なしで書き込んだらアラバマ州になるんだが？

俺のログにはなにもないな。

何か書いたの？

>>841
プロバイダに対応するテキトーな地名が表示されてるだけだろ。
アラバマはどこのプロバイダだったかな。

タブレット機なら周辺コミコミなプロセッサだろうな…

マイコミで量子計算機についていろいろでてる

ひとつは量子（二量子）の重ねあわせを完全に測定できる理論
もうひとつは量子（二量子）の簡単な操作の実演

あと、どんだけ待てば量子計算機つかえるようになるんだ？

>>827
RXなんかも既存の各種多様なMPUのノウハウを流用可能にするべく纏めたモノだし、
そういう意味ではx86みたいに生き延び易いかもね。勿論、ルネサス社自体が存続
しての話だが。

>>839
今更Poewrアーキに戻るのか？ ARMの省電力バージョンで良くね？

>>847
AppleはP.A.semiの開発部隊にARM互換チップを作らせていたりする。

AppleでARMっていうとNewtonあたりだっけ？

>>847
ルネサス、大量にCPUコア持ってる訳なんだけど
相互にトランスレート出来る開発環境が用意されたら壮観だろうねぇ…
V850とSH2とでどっちが速いか?とか、色々と試して遊べそうなんだけど。

互換性をはき違えると目的を見失うぜよ

>>850
V850→RX
SH2→RX

な環境やツールは用意されるだろうけど、その逆は無理ジャロ。

もし出来てもクロックや周辺デバイスが同じプラットフォームが無いと意味茄子だし。

そもそもRXに統合するアーキの中にSHは入っていないんじゃないかね。
SHの最上位とは相当性能差があるぞ。SH2くらいは移行してしまっていいんだろうけど。

おいおいV850はNECだ
まだ事業統合してねーよ
M32が出てこないかな

まあ、Mは車載にV850使ってるようだけど

あの突然ですが、
『ステッピング』って
目的別で変わるんですかね。

今、ノートでIntel C2D P8700を使ってるんですが、仕様表では"R0"って書いてて
上位のP9800などは"E0"って書いてるんですが、
ネットで調べてもステッピングに触れてるサイトが少なくて
イマイチどれが最新なんだか。

なんとなく
C0(→C1)→E0
M0→R0
が見えてきたものの確信がなくて。

ステッピングって、規格内の使い方してたら全く気にしなくていいよ
あと、アーキテクチャが変わるほどの変更なら型番が変わるので基本的にスレ違い

ステッピングによって仮想化やレジスタ待避復帰なんかの特権命令サポートに差があるが

場合によっては省電力ステートにも差があったり。

気になるなら一次資料当たったら？
http://download.intel.com/design/mobile/specupdt/320121.pdf

P8700やP9800は載ってないみたいだけど。

OpenGLを利用するリッチGUIライブラリ「Clutter 1.0.0」リリース
http://journal.mycom.co.jp/news/2009/07/31/021/?rt=na

Intelは本気だな

x86がベストオブベストとは言わないが
それでも好きじゃ
美しいと言って憚ることはなし
速いマシンこそ美しい

x86はブサカワイイと思う

6809くらいのあっさりめがいいなあ

6809は8086と同規模のくせに遅いんだよな

>>864
ｵﾚに喧嘩売ってるのか、ｵｲ？

>>865
俺にケンカ売ってるのかおいィ

お前に用はない。見かけたらロータぶち込むぞ。粘着ﾊｹﾞが

みんな〜、どこいったのー

>>868
ここだよ
http://gimpo.2ch.net/test/read.cgi/dcamera/1249175874/

http://pc.watch.impress.co.jp/docs/column/kaigai/20090821_309940.html

デコーダの熱密度の高くないRISC系プロセッサのCell B.E.ですら2世代分シュリンクして
ようやくダイサイズ半分とか、やっぱ性能向上鈍化したなぁ。

メモリインターフェイスが熱源になりがちなのかね？

なにそれ？

http://pc.watch.impress.co.jp/docs/2008/0206/kaigai416.htm
> ●I/O部分が足を引っ張るチップシュリンク

↑このことを言いたかったのかな

http://pc.watch.impress.co.jp/docs/2008/0206/kaigai416.htm
> ●I/O部分が足を引っ張るチップシュリンク

I/O部分は一定の面積が必要だから小さくならないらしい

かぶった　すまん

引用の仕方までかぶるとは…

は！これって運命なのかしら…

なにそれ？

TSMC、28nmプロセスSRAMの製造に成功
http://pc.watch.impress.co.jp/docs/news/20090825_310508.html

POWER7どうなったん？今頃発表中？

IBM's POWER7 and Sun's Rainbow Falls, Unveiled
http://www.pcmag.com/article2/0,2817,2351965,00.asp

うむ
http://i31.tinypic.com/nya51g.jpg

次世代の10PFLOPSスパコンで世界一を狙う - 富士通
http://journal.mycom.co.jp/articles/2009/08/26/fujitsu/index.html

今月発売された「ディジタル回路設計とコンピュータアーキテクチャ」翔泳社　が
なかなか面白い。マイクロアーキテクチャを取り上げるところが実践的だと
思ったら著者はＰｅntiumIIの設計者の一人なのね。基本は学生向きの本なんだけど
IntelでのCPUの設計ポリシーみたいなのか垣間見える感じ。
Web上に授業用の教材とか演習問題の回答とか置いてあるのもgood

ようやく内蔵３次キャッシュに、eDRAMの様な大容量＆チョイ遅のメモリが搭載
された製品が出てきた様です。

AMDのZ-RAMに期待してたのですが、こっちは胡散霧消してしまったし。

POWER7に集まる注目：
IBMとSunが次期RISCプロセッサを紹介
http://www.itmedia.co.jp/enterprise/articles/0908/27/news062.html

　米調査会社Pund-IT Researchのアナリスト、チャールズ・キング氏によると、POWER7で採用された新しい
オンチップメモリ技術が特に興味深いという。「eDRAMと呼ばれるこの技術は、32Mバイトのオンチップ3次
キャッシュを備え、従来の外部3次キャッシュ技術と比べると、遅延と帯域幅の両面で大幅な改善を実現す
る」とキング氏は8月26日発表のリポートで述べている。eDRAMはSRAMほど高速ではないが、サイズは3分の1
で消費電力は5分の1となっている。

　「その結果、POWER6のコアよりも低い周波数で高いパフォーマンスを実現できる。これはIBMと同社の顧客
にとって朗報だ」とキング氏は記している。

Z-RAMは完全空乏型SOI向けだからまだ無いだろ

つか、Nehalem-EXがリングバス(L3$3MB*8)だった件について
ttp://www.semiaccurate.com./2009/08/25/intel-details-becton-8-cores-and-all
このスレ的には一番面白いネタだろこれ

富士通マイクロエレ、LSI事業の再構築計画を発表
http://pc.watch.impress.co.jp/docs/news/20090828_311149.html

次期POWERMacは一体いくらになるんだお

>>884
でっかいララビーみたいな

カンガルー

ワラビーだなそれは

ポテトチップ

それはカルビー

白いクスリ〜♪

それはのりピー

らりピー、じゃね？

Becktonのリングバスで思い出したんだが、2006年に噂だけ出てきた32コアのkeiferも3MB*8のリングバスだったよね
確か4コアで3MBのL3キャッシュとMCHを共有するクアッドコアプロセッサを8つリングで連ねた構成
PCクラスタを1つのシリコン片で実現するオンチップクラスターなんて言われてた
オンチップネットワークとかその辺の、Intelの論文は2006年のものが多いしプロトコルやトポロジに関しての影響は多大に受けてるだろうね
あと、Larrabeeで始めに検討されたサーバー型のインターコネクトってこれだろうなあ
SIMDを拡張するSandyBridgeではLarrabeeとこれの合いの子の様な仕様になるんだろうか
まあ微細化が早くてコアが増えるのも早いIntelはこっちの方も進んでるねっていうチラ裏レベルの感想でした

Hot Chipsで発表されたNiagara 3 "Rainbow Falls"のプレゼンが公開されています。
http://www.c0t0d0s0.org/archives/5884-Rainbow-Falls.html
見所は色々ありますが、16コアのクロスバー結合ともなるとチップ内バスを含む「アンコア」部の
面積／トランジスタ数削減が重要になっているようですね。

上の続きでRainbow Fallsのオンダイ暗号化機能アクセラレータの発表資料もありました。
http://www.c0t0d0s0.org/archives/5881-Hotchips-Suns-3rd-generation-on-chip-UltraSPARC-security-acclerator.html

スレ違いだったらごめんなさい

「コンピュータの構成と設計」第3版(日経BP) 下巻の第7章について質問です。
キャッシュ構成（サイズや方式）とミス率の関係について

p.460 図7.15 の 連想度とデータミス率の表(前pageより キャッシュサイズ 64KB)
p.495 図7.30 の 同様のグラフ(キャッシュサイズ8種)

のふたつ、図7.30の注意書きを読むと、データの収集方法は図7.15と同じ
らしいのに、図7.15の数値と 図7.30の 64KBのラインが 2倍近く差があるのは
どのように解釈すればいいの？

TSVによる3D積層を採用したDRAMの製品発表がElpidaより。
http://www.elpida.com/ja/news/2009/08-27.html
　　-------------------
　　DRAM積層による大容量化のみならず、ロジック＋DRAMの超多ピン接続による高性能
　　三次元積層チップも視野に入れています。
　　-------------------
これに乗るプロセッサベンダは、どこが最初になるやら…

エルピーダはIntelと仲良し

どちらかと言うとVRAM向きっぽいから、GDDR5を渋ってるNかもな…

コストや信頼性に関する記述は一切無しか
製造するだけならどこだってできる

>>900
メモリベンダはIntelに取り入りたくて必死だし
Intelはそれがわかっていて各社を競わせているんだよなｗ

>>899
ルネサスにきまっとる

>>902
コストや信頼性の問題が解決できなきゃ
量産化できる体制なんて整えないでしょ
遊びじゃなくて金かけて作ってるんだから

>>899
これわ、つまり片面9チップ構成で64GBモジュールが作れるということか？

>>902
3次元積層って、実装面積を増やせるという事であって
単純に考えればコスト削減効果はルール縮小に比べたら低い気がするからね。

まぁ、旧製品を2倍重ねて新製品化!!なんて芸も出来るよ!と考えるのならば
それはそれでアリか。

>>905
8GBじゃなくて8Gbitのチップなんで
その構成だと8GBかと

>>906
前世紀には二階建てメモリというのが在ってだな。

SIMMを1スロットに2枚つっこめるボードとかもあったな

ほしゅあげ

30ピンSIMM4枚で72ピンSIMMとか動いたのか？あれ

今使ってる4G-DDR2モジュールに載ってるメモリは確か2個入りのマルチダイ。

>>908
TSOP時代は結構あったね。
BGA時代だと
親亀子亀タイプというか上から被せて
見た目一体型的な奴も無い訳ではなく。

>>911
運次第。

NVIDIA、GPUのパフォーマンスは今後6年で570倍と予想 GPUパフォーマンスは劇的に向上？

NVIDIAのCEOであるJen-Hsun Huangさんは今後のGPUについての予想をしており、6年以内に
現在のパフォーマンスレベルの570倍になると予想をしてます
2015年にCPU単体でパフォーマンスは3倍、GPU単体で25倍の25TFlopsとなると予想されています
570倍というのは単体ではなく、CPUとGPUでのコプロセッシングによるパワーアップがあり、
トータルプロセッシングパワーが570倍となるということだそうです


http://vr-zone.com/articles/gpu-performance-to-multiple-a-whopping-570-times-by-2015--nvidia/7515.html?doc=7515

グラボ専用電源とな。

3倍と25倍から、どうやって570倍になるんだ？

ウォーズマンもビックリの超理論があるんだろうｗ

コンピュータに積まれているチップ/ユニットは何もCPUとGPUだけではないだろ。

それ以外で仕事してる≒熱を出してるというと、電源ユニットか

2015年インテルがNVIDIAを買收するわけか

そんなことしないだろ。人間だけ引き抜けばいい。

引き抜いた時にあげる悲鳴を聞いてしまうと死ぬ

x86じゃないノートPCがでるみたいだね

>>922
x86_64じゃないの?

それただの64bit

68kMac⇒PPCMac⇒InelMac⇒ARMMac か……
ゲーム機並にMPUをコロコロ変えるな

裏返していえば、x86が潰れようが、どんなCPUが出ようが平気で乗り換えが可能だってことでもある
NTも、PowerPC版やAlpha版（αじゃなくw）その他出てたはずだけど、乗り換えは可能なんかねえ
……って、CPUじゃなくてOSの話だな、こりゃ

なにやらMIPSが泣いています。

MIPSはありえない

じゃあMFLOPS

団子ちゃん、最近キレが悪いね

ごめんね。

結局のところx86の優位性って
命令あたりの演算密度を低下させるほど単純すぎず（＝非RISC）、
ハードワイヤード実装を困難にするほど複雑すぎないことだろう

やたら調子いいARMだってx86と直接競合しない性能レンジでそこそこ低消費電力の出してるからで
Nehalem級の絶対性能が出せる実装作れるかって言ったら絶対無理。
その点ではx86の優位は揺ぎ無い。

問題はシングルスレッドの性能に対する要求が今後どうなるかってこと。

OMAP4430
http://journal.mycom.co.jp/articles/2009/09/07/hot_chips21_client/001.html

x86の優位性はWindowsである
でも反論はちょっとくらい認めてあげちゃってもいいかな

XboXが普及したら、そのうち「Windowsは今後PowerPCのみ」とかやるかもしれん
可能性は低いが、やってくれると面白いかもw

x86の優位性はx86であることだろ

>>934
WindowsとIntelのタッグが米国の（以下略

>>933
Windows NTはいろんなRISCプロセッサに対応してたんだが
残ったのはスケールメリットのあるx86だけだけどね。

>937
というか、NTのソフトが実質x86ばかりだったやん
CHRPが実現してNT採用とかなら話は変わってたかもしれんが（あるいはOSXのコアがNTとかって話もあったかな）

OpenStepがもっと普及してれば（ｒｙ
いくらでも言える

あー、そこじゃなくてさ
ソフトがある程度豊富にあるってのがWindowsの唯一最大のメリットなんだから
ソフトのないNT（x86以外）に意味ないじゃんってことな

WinCEにおけるARMもある意味Intelが育てた市場だな

PDA向けの石としてXScaleはダントツ速かったし
ARM公式のSIMD拡張よりもWirelessMMXのほうがメジャーという状況にまでしてしまった

当時、最速だったDECのStrongARMを買い取って
最先端のプロセスで作られたARMな訳で。

SHやCortexAなんかもそうだけど、組み込み向けは、ほどほどに枯れたプロセスで
そこそこの速度が出てれば十分だろ的コスト最優先が主流だからな…。

そうだっけ？　他社の組み込みから見れば上だけどデスクトップから見ると1〜2世代遅れたプロセスだった記憶がある。
今は携帯向けでコスト掛けられるのかな。

日本の携帯電話は進みすぎてるレベル

中国でiPhoneや対抗製品出るそうだから、今後はそうでもなくなるかも。

>>931
RISCのわりには複雑な命令セットのPowerPCはx86に一番近い存在?

もう4バイト固定長ですらないし。

まあでも命令サイズが4の倍数ってわかってればそれだけでもデコーダの負担軽い罠

x86のデコーダをソフトで実装したことあるから
ハードでやったらどれだけ大変かは大体見当がつく。


今後新たに命令セット定義するとしたら、
基本命令長4バイトで
1命令に2オペレーションをパックすることで単純な操作を圧縮したり
複合命令用に8バイトあるいは12バイトの拡張命令を用意したり

PowerPCのほうが本来は筋がいいんだけれど
旺盛な需要に裏打ちされたx86への投資の前に敗れ去った、ってところはあるからな
でもそろそろ性能が頭打ちになるなかで、x86であるが故のオーバーヘッドが
大幅なハンデになりつつあるのも事実

だからこそAtomやらLarabeeとかでいかにオーバーヘッドを軽減しつつ高性能化できるか
ってことをやってるんだろう

可変長命令の場合、1バイト目で全体の長さが解るのが理想的。
ところが昨今のx86のSIMD命令はプリフィクスが多すぎて命令長が解るまでにスキャンしないといけないバイトが多すぎる
AVXはModRMまでの長さは推定できるようになるから幾分かマシになる。

1バイト目で長さが推定できるフォーマットといえばUTF-8もそうなんだが
つくづくこのエンコード仕様合理的に作られてるよなって思う。
（UNICODE自体クソという意見はいくらでも聞こう）

UTF-8は複数の表現が原理的にありえない仕様になっていれば言うこと無かったのだが

Sun's Sparc server roadmap revealed
http://www.theregister.co.uk/2009/09/11/sun_sparc_roadmap_revealed/

Rock死亡？

新しいペーパーウェアが発表されたみたいだね

リレー→真空管→トランジスタ→IC→LSIの次はいつ出ますか

カレンデバイスまで少々お待ちください

量子コンピュータだな。

Freescaleは「車載・通信・健康」で主導権を握り続ける
http://pc.watch.impress.co.jp/docs/news/event/20090914_315466.html

米インテル、開発効率向上へ組織再編＝ペンティアム開発者が退任
http://www.jiji.com/jc/c?g=int_30&k=2009091500472

この記事じゃ何のことだか分からん

>>958
http://pc11.2ch.net/test/read.cgi/jisaku/1246074491/
のレス番号607によるとパトリックゲルシンガーがいなくなるらしい

ゲルショッカー？

マイコミにも記事があるね。

http://journal.mycom.co.jp/news/2009/09/14/041/index.html
米EMC、CEO後任候補にIntel幹部パット・ゲルシンガー氏を指名か - WSJ

http://journal.mycom.co.jp/news/2009/09/15/018/index.html
米Intel、大幅な組織改編を発表 - 主要事業グループをIAGが統括

ARM，デュアルコア・プロセサ「Cortex-A9 MPCore」で2GHz超の高性能版など
http://itpro.nikkeibp.co.jp/article/NEWS/20090917/337404/

Cortex-A9は4コアまで拡張可能だよな、確か
コアあたりIPCじゃかなり劣るけど、高性能化を続けていって欲しいところ

以前から薄々思ってはいたが



ARMって大したこと無いよな

と言って枕を涙で濡らすSHであった…

「赤い」ルネサスから「青い」ルネサスへ
http://pc.watch.impress.co.jp/docs/column/semicon/20090918_316228.html

どっかにNEC残せよ

RENECASとかさ

れね。。。れね。。。れねカス！

Appleが全ラインナップをARMで統一するためにも是非i7超の
MPUを出して欲しいものだ

ARM2GHzが発表されたから32コアくらいなら単純計算でi7越えられるだろうか？
そんなもの鯖にしか使い道ないだろうが。

ARMの場合は、実装するプロセス次第になっちゃうんだから
最新工場をふんだんに抱えるIntelの優位は全く揺らぐ事は無いよな…

ARMを盲信してる奴ってなんなの？
二言目には「x86は消費電力多すぎ」って必ず言うけど、
ターゲットにしてる消費電力域が全然違うんだから、
(事実だろうけど)ほとんど意味ない比較だろ

Atomに関しては直接の競合相手になるから別だけど

そのAtomにもMoorestown、Medfield辺りでぬっ頃されそうだが
ってかマジでARM大したことなかったわ

>>973
うーん…
その省電力法、ARMにも適応出来るから微妙…

これから一つの製品としてのバランスがどうなるかだよ
ディスプレイの消費電力が支配要因になる様ならAtomは勝つる
けど、液晶以外のチップが支配要因になるなら、ARMにも目はある

http://journal.mycom.co.jp/articles/2009/09/07/hot_chips21_client/001.html
> TIの「OMAP4430」は45nm LPプロセスで作られ、2個のARM Cortex A9プロセサ
> と携帯電話で必要とされるキーパッド、ディスプレイ、マイク、スピーカ、カメラ、
> USB、SIMカードやSDカードなどのインタフェースと、無線系モジュールとのインタ
> フェース回路を集積したチップである。これらを全部まとめて、待機時の消費電力
> は100μW、フル動作時の消費電力は 600mWである。


Moorestownの待機時消費電力は20mWらしい

はいはいわかったわかった

どっちにしろ、AtomとCortex-Aは根本的な所で競合しないでしょ…。
今のDocomo携帯のほとんどにAtomが入るって話があるのならともかく。

Intelの好敵手はAMDじゃなくて既にARMだろ

N270には勝ったって言ってるけど、Z550には負けたかもしれないね
性能を追求すればするほど電力効率は悪くなるからな。

シャープはFreescale+Ubuntuで来たな…

Linux Zaurusの再来だな
あんときはIntel製のARM(XScale)に、GUIはフレームバッファ直書きできるQtを採用してたけど

ARM系携帯向けチップは軒並み待機時電力がほぼゼロというのがすごい。
現在45nmのSnapdragonは2010年半ばに28nm版を出す計画。

Atomは省電力かつx86だから価値があるわけで
x86であることさえ辞めればもっと省電力化できるだろ
意味ないけど

というか、Windows動かさない機種でx86な利点ってあるのかな？
いや、全くないとは言わないけどさ……

オープンソースのプラットフォームこそ有志プログラマの人口がものをいう。
SSEのコードサンプルなんてネット探せば腐るほどあるが
NEONなんて殆ど無いし

ソフトのプログラマだけじゃなくて、ハードのエンジニア？も忘れないで下さいな
半田付けは無理だけどｗ

安価なストレート携帯端末でさえ寝風呂うごかす為にARM9E辺り積んでて
Cortex-Aの低い方に切り替えてコストダウン!とか叫んでたりするけど
それをAtomでカバーするつもりなのかと…

でLinux程度ならARMにだって、それどころかマイナーなCPUにだって移植されてる訳で
そりゃLinuxベースで動いてる某HDDレコーダはCPUパワー低くてトロイけど(ww

将来的には当然それも視野に入っているだろうな
2GHzのデュアルコア ＋ xMBのL2キャッシュでN270並とか
ARMがしょぼいのはもう十分わかったしｗ

つーか、数年前にクアッドコアのA9とか出たけど、実際使われて無いからな
結局組み込み用途で使われるのはコスト重視で必要最低限のスペックまで落とした
低価格の実装だけだ。

逆に本当にAtomに匹敵するような性能が必要なシーンでは逆にAtom(x86)のほうがコスト的に優位になるだろ。

それはケースバイケースでしょ。
半導体産業の通例に漏れず、量産効果がどこまで出るかでしょ。
ARMとかx86とかのアーキテクチャ自身のコストよりも、
いかに数を出せるかが一番効いてくるでしょ。
馬鹿っぽい意見ばかりだぞ
お前らはここまで頭が悪かったのか？

「お前ら」とか一括りにすんな！頭が悪いのは俺だけで十分だぜ

>>990
お前潔いな

顔がいいのは俺だけで十分だ

お前ハンサムだな

>>988
環境が変わったから今はどうかね？
SHとMIPSが実質退場したことによってARM向けソフト・ハード開発が集中している。
スペックも高くなってるし勝ち目はあるんじゃないだろうか。

問題はなぜその位置に国産アーキであるSHが入れなかったのかorz

NaviCoreってまだSHベースだよな？

>>995
SH4Aだったかな。
カーナビ分野はSH強いね。

SHが強いって言うより三菱電機カーナビが強い

次はルネサス・エルピーダの合併かな。